[VHDL编程] S9_LED_RUN

说明：用Verilog语言编写的用于驱动led灯-this is a code for drive leds in verilog
<王景波> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] verilog_classic_example_of_a_collection

说明：verilog经典实例集合verilog classic example of a collection-a collection of classic examples of verilog verilog classic example of a collection
<daivi> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] en_ctrl(u)

说明：此源码为基于FPGA的液晶屏显示的数字钟程序，程序包含强大的液晶显示控制模块。-The source code for the FPGA-based LCD screen display digital clock program, the program includes a powerful liquid crystal display control module.
<王强> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] Realization_of_FPGA_for_LDPC_encoding

说明：低密度奇偶校验码(简称LDPC码)是目前距离香农限最近的一种线性纠错码，它的直接编码运算量较大，通常具有码长的二次方复杂度．为此，利用有效的校验矩阵，来降低编码的复杂度，同时研究利用大规模集成电路实现LDPC码的编码．在ISE 8．2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程，为LDPC码的硬件实现和实际应用提供了依据-Abstract：Low．density parity·check code(LDPC
<秦小星> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] AnalysisofmaximizeddifferentialpoweragainstAES(1).

说明：在讨论AES 功耗模型的基础上,提出了一种新的最大差分功耗攻击(MDPA) 的方法. 算法对被攻击的 部分明文用猜测的密钥进行变换,采用差分的方法去除噪声,比较由变换后的明文和正确密钥产生的一组功 耗值,通过寻找最大功耗值得到正确的密钥.-Power model in the discussion on the basis of AES, a new maximum differential power attacks (MDP
<康华> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] engineers_guide_vhdl

说明：a hardware engineers guide to vhdl
<hamed> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] SCHEMATIC1

说明：The Pspice schematic file for transistor characterstics very useful file
<sunda> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] demo18_key_seg_verilog

说明：demo18 按键数码管实验 按下S3,S4,S5，S6按键后，数码管显示不同的数字-demo18 press the button digital control experiment S3, S4, S5, S6 button, digital display different figures
<cgb> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] sjbo

说明：利用DAC，通过分频等程序，利用VHDL语言编写的三角波，-By DAC, frequency and other procedures through the use of VHDL language in the triangle wave,
<董会云> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] xapp247-(2)

说明：the document is related to video transmission and serial digirtal interface (SDI) standard which describes how to transport standard-definition digital video serially over coax cable
<geunie> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] BTL-ATSCMH-UartProtocol_101124

说明：atscmh module user manual
<dohc> 在 2025-04-24 上传 | 大小：162kb | 下载：0

[VHDL编程] Experiment18

说明：FPGA低级建模试验十八串口收发简单模块，通过板级调-FPGA serial transceiver low-level modeling test eighteen simple module, adjusted by the board
<liulp> 在 2025-04-24 上传 | 大小：162kb | 下载：0