资源列表
[VHDL编程] ModelSimdeyongfa
说明:这是ModelSim软件建立工程、仿真的简单快捷方法,是我的总结,希望可以帮助想要使用ModelSim做仿真的朋友-This is the ModelSim software to establish engineering, simulation of a simple and speedy way is my conclusion, I hope to help do you want to use the ModelSim sim<战神> 在 2025-04-24 上传 | 大小:160kb | 下载:0
[VHDL编程] clock_generator
说明:clock generator verilog代码,供大家参考-clock generator verilog code for your reference<袁科学> 在 2025-04-24 上传 | 大小:160kb | 下载:0
[VHDL编程] basicVerilog
说明:采用verilog编写的一些常用基本功能模块,带有PDF说明文档-Verilog prepared using some common basic function modules, with a PDF documentation<张建> 在 2025-04-24 上传 | 大小:160kb | 下载:0
[VHDL编程] clock_generator
说明:基于FPGA的时间转换器的一个ISE工程,使用verilog语音-Converter based on FPGA time a ISE project, use the verilog voice<leo> 在 2025-04-24 上传 | 大小:160kb | 下载:0
[VHDL编程] VHDLdepinlvji
说明:基于VHDL的数字频率计的设计.pdf 基于VHDL的频率计设计 很好用的 希望要用的同志来下载 -基于VHDL的频率计设计 很好用的 希望要用的同志来下载<李华> 在 2025-04-24 上传 | 大小:160kb | 下载:0
[VHDL编程] clock_generator
说明:FPGA 实例 EDA技术 不错哦 我觉得是很有用的-Example FPGA EDA technology is good Oh, I think it is very useful<何正扬> 在 2025-04-24 上传 | 大小:160kb | 下载:0