[VHDL编程] FFs

说明：A verilog example code of a shifter register using 3 FFs. Commented-A verilog example code of a shifter register using 3 FFs. Commented!!
<Lokous> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] vhdlyanshi

说明：关于vhdl语言中的延时处理，适合初学者查看，非常不错的例子，顶一下呀-With regard to the delay in vhdl language processing, suitable for beginners view, a very good example of what you Top
<lishaozhe> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] modelsim

说明：学习modelsim 脚本仿真的绝佳范例 学习modelsim 脚本仿真的绝佳范例-modelsim
<项勇> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] butterfly2

说明：This VHDL code for butterfly filter banks-This is VHDL code for butterfly filter banks
<Marija> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] four_adder

说明：应用一位全加器的VHDL语言，创建一位全加器符号，用原理图完成四位全加器-Application of a full adder VHDL language, to create a full-adder symbol, with the principle of the completion of four full adder diagram
<安博> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] jiyufpgazhijiepinlvhechengqi

说明：FPGA的直接频率合成器的设计,新颖独特,很好的频率合成器的参考资料,尤其是运用逻辑门阵列的有参考价值.-Direct frequency synthesizer FPGA design, novel and unique, good reference frequency synthesizer, in particular the use of logic gate arrays have reference value.
<烟雨楼> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] VtoRGB

说明：Verilog写得BT656视频数据转为RGB数据的Quartus工程文件！-The verilog module for changing BT656 data to RGB data!
<GC> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] FPGA_design

说明：成功解决FPGA设计时序问题的三大点.word说明文档，很详细-FPGA design timing problems successfully solved the three points
<陈斌> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] UARTVHDL

说明：异步串口程序的IP核，分层文件编写，包括顶层文件和底层封装文件，VHDL编写-IP core asynchronous serial procedures, hierarchical document preparation, including the top and bottom package file documents, VHDL preparation
<joe> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] registrationform

说明：REGISTRATION FORM FOR VHDL VLSI COURSE WITH PROJECT MINOR AND MAJOR USE FOR SUMMER TRAINING AND WEEKLY VHDL PROGRAMMING.
<vijay kr ram> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] Decoder

说明：一个解码器小程序，FPGA程序，用VHDL语言编写的源程序-failed to translate
<zhizhiwer> 在 2025-04-29 上传 | 大小：146kb | 下载：0

[VHDL编程] VHDL

说明：2人抢答器 简易循环彩灯（红灯3s，绿灯2s，黄灯1s） 交通灯-2 Responder simple cycle lights (red 3s, green 2s, yellow 1s) traffic lights
<yu> 在 2025-04-29 上传 | 大小：146kb | 下载：0