[VHDL编程] RvsTime

说明：用VHDL编写。数字钟校时电路，根据表示是否校时的输入引脚、是校正小时还是校正分钟的输入引脚决定校正状态。接受一个按钮的脉冲输入，每输入一个脉冲，被校正的时间增加1.与我的其它8个模块配套构成一个数字钟。-Programmed with VHDL.The time-revising circuit of a digital clock. Detect the inputs and decide if revise time, hour
<chzhsen> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] AT91RM9200-Flash_Jtag

说明：AT91RM9200-Flash_Jtag原理图设计和应用-AT91RM9200-Flash_Jtag schematic design and application
<wwwwxy> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] UART_Test

说明：OMAP5912 UART的测试程序 包括头文件 源文件等。-OMAP5912 UART program test
<weiwei> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] FIFOGJ

说明：USB大全第十八章实现slave FIFO数据传输的固件程序源代码-Chapter XVIII Daquan USB slave FIFO data transfer to achieve the firmware source code
<王学维> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] F340DK12864SPIFl

说明：F340DK12864SPI C8051F340的SPI通讯源代码-F340DK12864SPI C8051F340 source code for the SPI communication
<云龙> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] 4choose1

说明：北邮数电基础实验 4人表决器 的VHDL语言实现工程文件-4people choose
<zjy> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] ep1c12_7_full_add

说明：1位全加器的VHDL设计，已经在试验箱上实验通过。-VHDL design of a full adder has been in the chamber on the experiment through.
<刘> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] adder128x

说明：128位加法器优化设计：64位加法运算+2-1多路选择器。并在关键路径上添加寄存器，降低延迟。 testbench可以测试优化的效果，在ISE中做过综合，能跑到200+MHz-128-bit adder optimization design: 64-bit adder+ 2-1MUX. In the key path, there are regs to improve the performance and reduce the
<joe> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] dengkong

说明：数字电路与逻辑设计 用Quartus7.2 编辑的点阵灯控工程文件，让8*8的LED点阵能够按照不同的方式显示图像，数字等-Digital circuit and logic design using Quartus7.2 to design a cartoon by VHDL language.
<波比丫头> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] clock

说明：基于VHDL的时钟设计，功能齐全，适合初学者参考。-VHDL-based clock design, the complete reference for beginners.
<李玉生> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] dff

说明：D触发器，以模块输入形式，仿真得到时序图、功能图-The simulation example of dff
<beginner> 在 2025-04-30 上传 | 大小：116kb | 下载：0

[VHDL编程] ASSIGNMENT3

说明：Implementation of risc processor program in verilog coding.-Implementation of risc processor program in verilog coding.
<poo> 在 2025-04-30 上传 | 大小：116kb | 下载：0