资源列表
[VHDL编程] Introduction-to-verillog_good-document
说明:Introduction to verillog_good document<Dong,Vo Dai> 在 2025-04-25 上传 | 大小:112kb | 下载:0
[VHDL编程] State-machine-design-techniques
说明:状态机设计-英文-如何编写状态机-case-State machine design techniques for Verilog and VHDL<苏轩> 在 2025-04-25 上传 | 大小:112kb | 下载:0
[VHDL编程] The-taxi-meter-program-
说明: 这个程序可以帮助学习这种语言的人学习如何编写程序实现出租车计价器的功能。- 这个程序可以帮助学习这种语言的人学习如何编写程序实现出租车计价器的功能。<桂婷> 在 2025-04-25 上传 | 大小:112kb | 下载:0
[VHDL编程] Verilog-HDL
说明:此压缩文件包里是一些很经典的用Verilog硬件描述语言编写的程序,有需要的朋友可以看看。-This compressed file package is very classic with Verilog hardware descr iption language programs, there is a need friends can see.<西北野狼> 在 2025-04-25 上传 | 大小:112kb | 下载:0
[VHDL编程] traffic
说明:交通信号灯实验,南昌大学EDA课程,绝对有用-Experimental traffic lights, Nanchang University EDA course, absolutely useful<yangrenbing> 在 2025-04-25 上传 | 大小:112kb | 下载:0
[VHDL编程] CANBus_design
说明:CAN总线代码,除了opencore上的ip核之外,主要是原创的配置CAN核和数据采集传输部分-CAN bus code, in addition to the ip nuclear opencore on the original configuration of CAN main nuclear data acquisition and transmission section<李阔> 在 2025-04-25 上传 | 大小:112kb | 下载:0
[VHDL编程] Verilog的150个经典设计实例
说明:verilog例程,对于新手学习verilog很有帮助(Verilog routines, for beginners to learn Verilog helpful)<no_crazy > 在 2025-04-25 上传 | 大小:112kb | 下载:0
[VHDL编程] 16位超前进位加法器
说明:16位超前进位加法器的报告,报告里面含有主代码测试代码仿真结果(16 bit forward adder)<nvde > 在 2025-04-25 上传 | 大小:112kb | 下载:0