资源列表

« 1 2 ... .34 .35 .36 .37 .38 1939.40 .41 .42 .43 .44 ... 4311 »

[VHDL编程Introduction-to-verillog_good-document

说明:Introduction to verillog_good document
<Dong,Vo Dai> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程State-machine-design-techniques

说明:状态机设计-英文-如何编写状态机-case-State machine design techniques for Verilog and VHDL
<苏轩> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程decoder38

说明:38译码器源码VHDL版, cpld EPM570版-38 decoder VHDL source code version
<HAM> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程The-taxi-meter-program-

说明: 这个程序可以帮助学习这种语言的人学习如何编写程序实现出租车计价器的功能。- 这个程序可以帮助学习这种语言的人学习如何编写程序实现出租车计价器的功能。
<桂婷> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程tlc549adc

说明:FPGA利用tlc549进行AD转换数码管显示,适用于有数码管的板子。-FPGA use tlc549 AD converted digital display, suitable for digital control board.
<李悦> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程niyiming

说明:矩阵键盘扫描以及数码管自动加一计数显示,适合初学者参考-Matrix keyboard scanning and automatically add a digital counter display, suitable for beginners reference
<顾澄昕> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程MUX41

说明:四选一的选择器 FPGA源码,包括模块Verilog文件和测试testbench文件-Four one of the selector FPGA source code, including the module Verilog files and test testbench files
<JJ> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程Verilog-HDL

说明:此压缩文件包里是一些很经典的用Verilog硬件描述语言编写的程序,有需要的朋友可以看看。-This compressed file package is very classic with Verilog hardware descr iption language programs, there is a need friends can see.
<西北野狼> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程traffic

说明:交通信号灯实验,南昌大学EDA课程,绝对有用-Experimental traffic lights, Nanchang University EDA course, absolutely useful
<yangrenbing> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程CANBus_design

说明:CAN总线代码,除了opencore上的ip核之外,主要是原创的配置CAN核和数据采集传输部分-CAN bus code, in addition to the ip nuclear opencore on the original configuration of CAN main nuclear data acquisition and transmission section
<李阔> 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程Verilog的150个经典设计实例

说明:verilog例程,对于新手学习verilog很有帮助(Verilog routines, for beginners to learn Verilog helpful)
<no_crazy > 在 2025-04-25 上传 | 大小:112kb | 下载:0

[VHDL编程16位超前进位加法器

说明:16位超前进位加法器的报告,报告里面含有主代码测试代码仿真结果(16 bit forward adder)
<nvde > 在 2025-04-25 上传 | 大小:112kb | 下载:0
« 1 2 ... .34 .35 .36 .37 .38 1939.40 .41 .42 .43 .44 ... 4311 »

源码中国 www.ymcn.org