[VHDL编程] buff8

说明：八位双向三态控制，可用于端口输入及输出的控制-eight bidirectional three state control port can be used to import and export controls
<王天权> 在 2025-04-24 上传 | 大小：92kb | 下载：0

[VHDL编程] 一个8位CISC结构的精简CPU

说明：一个8位CISC结构的精简CPU，2还提供了编译器-an eight streamline the structure of the CISC CPU, the two also provided compiler
<陈旭> 在 2025-04-24 上传 | 大小：92kb | 下载：0

[VHDL编程] more111

说明：本程序对输入的任意多个二进制数字进行判别（0和1的个数）-procedures for the importation of arbitrary binary figures for the number of discriminant (0 and 1 Number)
<龙小军> 在 2025-04-24 上传 | 大小：92kb | 下载：0

[VHDL编程] shuzizhongshehi

说明：能实现数字钟中时间的显示，并可对小时，分钟，秒进行调整-Can realize the time digital clock display, and on the hours, minutes, seconds to adjust
<huofeng> 在 2025-04-24 上传 | 大小：92kb | 下载：0

[VHDL编程] LEDWATER

说明：流水灯　Verylog编写的　Quartus II平台的简单设计实例　附仿真波形-Water lights Verylog prepared Quartus II platform attached to a simple design example simulation waveforms
<许东滨> 在 2025-04-24 上传 | 大小：92kb | 下载：0

[VHDL编程] minicpu

说明：一个cpu的vhdl语言程序。非常好的 一个cpu的vhdl语言程序。非常好的-A cpu of the VHDL language program. A very good cpu the VHDL language program. Very good
<hjj> 在 2025-04-24 上传 | 大小：92kb | 下载：0

[VHDL编程] rng

说明：verilog编写随机数产生源程序，在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的-random number generator to prepare Verilog source code, in the hardware circuit design applications. This procedure is in the LFSR and a CASR based on the
<Alex> 在 2025-04-24 上传 | 大小：92kb | 下载：0

[VHDL编程] i2c_verilog

说明：i2c master controller
<aydinmustafa09 > 在 2025-04-24 上传 | 大小：91kb | 下载：0

[VHDL编程] file2

说明：factorial file for the fortran pascal
<elbigbors> 在 2025-04-24 上传 | 大小：91kb | 下载：0

[VHDL编程] DS18B20

说明：实现FPGA读取18B20温度，利用单线总线协议(Realizing FPGA to read 18B20 temperature)
<朽木生> 在 2025-04-24 上传 | 大小：91kb | 下载：0

[VHDL编程] pmodkypd_demo_verilog

说明：对PmodKYPD矩阵键盘实现检测 输出给数码管显示(robust PmodKYPD source code output towards digital)
<frozenburning> 在 2025-04-24 上传 | 大小：91kb | 下载：0

[VHDL编程] LSFR design

说明：-- This testbench has been automatically generated using types std_logic and -- std_logic_vector for the ports of the unit under test. Xilinx recommends -- that these types always be used for the top-level I/O of a de
<essaidioualid@gmail.com> 在 2022-09-13 上传 | 大小：91.46kb | 下载：0