资源列表
[VHDL编程] UART 源码 (lattice version)
说明:UART 源码 (lattice version)-UART source (lattice version)<了类似> 在 2025-04-17 上传 | 大小:85kb | 下载:0
[VHDL编程] Verilog HDL Examples
说明:verilog的入门级别的例子(转载)-Verilog entry-level examples (reproduced)<周贤> 在 2025-04-17 上传 | 大小:85kb | 下载:0
[VHDL编程] sale_newspaper
说明:该程序实现了自动售报纸的机器,能够自动找零,输入的硬币有1、2、5分三种,报纸每份5分。-The program has realized automatic sell newspaper machine, automatically change, input COINS have 1, 2, 5 points three, newspapers every 5 minutes.<张明涛> 在 2025-04-17 上传 | 大小:84kb | 下载:0
[VHDL编程] 8.22-出租车计价器VHDL程序与仿真
说明:出租车计价器VHDL程序与仿真,文件是word文件,里面有源程序,程序说明,以及仿真结果图。-Taximeter procedures and VHDL simulation, the file is a word file inside the source code, program descr iption, and the simulation results in Fig.<张林> 在 2025-04-17 上传 | 大小:84kb | 下载:0
[VHDL编程] VHDL-and-Verilog-code
说明:82个逻辑器件的VHDL和Verilog源码实例,可直接使用。-VHDL and Verilog source code examples of the 82 logic devices can be used directly.<ll> 在 2025-04-17 上传 | 大小:84kb | 下载:0
[VHDL编程] chuankoushoufa
说明:接收代码: 对接收数据的采样频率:16X9600HZ 接收代码编写思路: 首先判断起始位,没有数据传输时,起始位为“1”的状态,当有数据时起始位为“0”。因为采样的频率是通信频率的16倍,所以当连续8次(数据位正中间)采集为“0”时就认为是有数据到来。那么可以开始采集数据位,以后每隔16个脉冲采集一个数据(每个数据的正中央,不易发生畸变的部分),连续采样8次,即完成数据位的采集。最后实现串并转换。如此重复即可。(因为通信已经<ran feng> 在 2025-04-17 上传 | 大小:84kb | 下载:0
[VHDL编程] traffic_light
说明:基于VHDL语言的关于交通路灯的设计,实现现实生活中路*通灯控制-Based on the traffic lights VHDL language design, implementation, real-life intersection traffic light control<yehnan> 在 2025-04-17 上传 | 大小:84kb | 下载:0
[VHDL编程] 2nd-wrk-(1)
说明:verilog code for shifting of multiplier<Delma> 在 2025-04-17 上传 | 大小:84kb | 下载:0
[VHDL编程] 彩色图片转换16进制数据用此代码
说明:彩色图片转换 16进制数据用此代码---基于fpga的图像处理(Using this code to convert 16 - band data in a color picture)<布列塔尼> 在 2025-04-17 上传 | 大小:84kb | 下载:0