资源列表

« 1 2 ... .51 .52 .53 .54 .55 1356.57 .58 .59 .60 .61 ... 4311 »

[VHDL编程NCO

说明:查表法实现NCO数控振荡器,16位频率控制字深度1024,包含ROM表-nco rom
<徐华> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程fifo

说明:在Modelsim6.3c中实现同步fifo-In Modelsim6.3c achieve synchronous fifo
<Wing> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程CAL

说明:基于BCD码的十进制ALU设计,可实现加减乘除的功能-BCD to decimal ALU based design can achieve the arithmetic function
<任毅> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程jianyijisuanqi

说明:用VHDL实现简易计算器,实现加法、减法、乘法、除法的功能。-Use VHDL to realize simple calculator, can realize the function of addition, subtraction, multiplication, and division.
<> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程howtolearnFPGA

说明:介绍了fpga入门学习的注意点,对于新手可以参考-It tells the way to learn fpga
<keon> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程math_real

说明:in this code very useful for designing real number concept
<thangapandiyan> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程doorlock

说明:基于FPGA设计的电子密码锁是一个小型的数字系统,与普通机械锁相比,具有许多独特的优点:保密性好,防盗性强,可以不用钥匙,记住密码即可开锁等。-FPGA-based design of the electronic code lock is a small digital system. It has many unique advantages:good privacy and security , it do not need th
<zm> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程verilog

说明:次doc文档中有ov7660摄像头模块的verilog驱动程序代码,可以实现对摄像头模块的驱动,实现摄像头的相应功能-There are times doc document verilog driver code ov7660 camera module, camera module can be achieved on the drive to achieve the corresponding functions of the c
<刘佳毅> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程VHDL-ASK-MODULATE-AND-DEMODULATE

说明:基于VHDL的ASK调制与解调设计与实现-ASK modulation and demodulation VHDL Design and Implementation
<姚国伟> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程AES

说明:AES算法加解密过程的Verilog代码,包括测试文件,通过FPGA验证。-AES algorithm encryption and decryption process Verilog code, including test files through the FPGA verification.
<郑雪松> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程alarm_clock

说明:digital clock with alarm and control
<sonumonu> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程timer

说明:基于VHDL语言的一个简单秒表,包含按键消抖模块、数码管译码、计时器等模块。直接适用于basys2和nexys3两个开发板。更改ucf文件后适用于其他开发板-A simple stopwatch based on VHDL, including key debounce module, digital decoder, timers and other modules. Directly applicable to basys2 and
<潘健森> 在 2025-02-27 上传 | 大小:16kb | 下载:0
« 1 2 ... .51 .52 .53 .54 .55 1356.57 .58 .59 .60 .61 ... 4311 »

源码中国 www.ymcn.org