资源列表

« 1 2 ... .43 .44 .45 .46 .47 1348.49 .50 .51 .52 .53 ... 4311 »

[VHDL编程verilog_k4s643232h_0401

说明:Samsung SDRAM Simulation Verilog
<Seyoung> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程00-99-Counter

说明:00-99计数器的代码程序,献给初学者。-00-99 counter code program, dedicated to beginners.
<luyying> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程utopia

说明:utopia,system verilog写的CPU测试平台代码-utopia, system verilog code written in CPU test platform
<> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程Traffic_Light_Controller

说明:该控制器在设计上控制了一个繁忙的高速公路(高速路的红绿灯) 相交一岔路(SRD)等具有相对较轻的交通负荷。图1显示 在交通灯的位置。在十字路口传感器检测汽车的存在 在公路上和岔路。该图意味着,无论是公路和副作用 道路提供每个方向的交通单一车道。这两个普通的道路(红, 黄,绿)信号灯。交集装有一个传感器。-The controller to be designed controls the traffic lights
<jimmy sia> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程Desktop

说明:用verilog HDL编写的多路选择器的代码,包括一部分延迟-Prepared using verilog HDL code MUX, including part of the delay
<陈阳> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程Example

说明:ISE环境下FPGA工程实例,极富参考价值-FPGA Projects example in ISE environment, it s very useful
<Mr.Crazy> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程bijiaoqi

说明:比较器,含有仿真波形,是万能的比较器,有底层模块和顶层模块-comparor
<花儿> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程meanFilter

说明:This is a variable length window averaging filter that uses an MCP3002 ADC with SPI interface to sample an analog input, and has a PWM that can be run through a low-pass filter to produce an analog output. The design was
<Kelton> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程spartan_ethernet

说明:Ethernet FPGA for spartan 3e startet kit, 1,10,1000 Mbps
<Defton> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程Internet_adreesing

说明:Internet Protocol Addressing
<anjali> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程Compare_4bit_74hc85

说明:ACTEL FPGA 74HC85实例演示,Verilog描述-ACTEL FPGA 74HC85 examples demonstrate, Verilog descr iption
<gouyouwen> 在 2025-02-27 上传 | 大小:16kb | 下载:0

[VHDL编程divideVerilog

说明:在FPGA上编写的快速乘法器、可用于综合等模块-fast divide\
<张逸臣> 在 2025-02-27 上传 | 大小:16kb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 1348.49 .50 .51 .52 .53 ... 4311 »

源码中国 www.ymcn.org