资源列表
[VHDL编程] 8b10b_endecode
说明:8b转10b的编码和解码程序,已验证。ALTERA官方代码,有编码和解码两个文件-an 8b10b decoder, based on files Martin R and IBM paper<adfadf> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] uart_model_verilog
说明:uart通信协议的设计参考,对于初学者可以以此为参考进行设计,代码可在仿真软件中验证(modelsim、VCS等)。-Uart communication protocol design reference for beginners can be used as a reference design, the code can be verified in the simulation software (modelsim, VCS,<bobby> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] gamethree
说明:内嵌BRAM设计LIFO堆栈。功能如下:具有先进后出的堆栈功能。此LIFO堆栈具有两个按键(write, read),按下write键后,开始输入数据data0-data3;按下read键后,7段数码管开始倒序显示data3-data0(十进制)。(内加vga显示数据,不附带图片)-Embedded BRAM design LIFO stack. Function as follows: after having advanced ou<XiaoLiuMang> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] Error-generation
说明:误差产生模块:通过给定值与反馈值做差,产生一个带正负的误差值-Error value by a given value and the feedback value make the difference, resulting in a band of plus or minus: error generating module<王俊> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] chaoshengbo
说明:用verilog 写的基于fpga的超声波测距-Written in Verilog based on FPGA ultrasonic ranging<李> 在 2025-02-23 上传 | 大小:9kb | 下载:0