资源列表

« 1 2 ... .02 .03 .04 .05 .06 1207.08 .09 .10 .11 .12 ... 4311 »

[VHDL编程LCD_SDRAM

说明:spartan6 LCD SDRAM测试程序,方便好用,可直接使用-spartan6 LCD SDRAM test code
<飞草> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程converter

说明:多位2-10进制转换与10-2进制转换,用十进制加法器实现-2-10 and 10-2 convert binary number base conversion, decimal adder realization
<罗昕颉> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程FSMpart4

说明:Verilog FSM implemetation for altera s lab 7(part IV) for de2115 fpga.
<iago> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程FSMpart5

说明:FSM Verilog implementation of the final part of lab 7 of altera s verilog tutorial for de2115 fpga.
<iago> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程mux

说明:This file is about mux in ISE by VHDL language.
<najme> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程8b10b_endecode

说明:8b转10b的编码和解码程序,已验证。ALTERA官方代码,有编码和解码两个文件-an 8b10b decoder, based on files Martin R and IBM paper
<adfadf> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程UART_echo

说明:It s a UART module with baud rate of 125000.
<Zeze Luiz> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程uart_model_verilog

说明:uart通信协议的设计参考,对于初学者可以以此为参考进行设计,代码可在仿真软件中验证(modelsim、VCS等)。-Uart communication protocol design reference for beginners can be used as a reference design, the code can be verified in the simulation software (modelsim, VCS,
<bobby> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程gamethree

说明:内嵌BRAM设计LIFO堆栈。功能如下:具有先进后出的堆栈功能。此LIFO堆栈具有两个按键(write, read),按下write键后,开始输入数据data0-data3;按下read键后,7段数码管开始倒序显示data3-data0(十进制)。(内加vga显示数据,不附带图片)-Embedded BRAM design LIFO stack. Function as follows: after having advanced ou
<XiaoLiuMang> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程Error-generation

说明:误差产生模块:通过给定值与反馈值做差,产生一个带正负的误差值-Error value by a given value and the feedback value make the difference, resulting in a band of plus or minus: error generating module
<王俊> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程gpio

说明:this is a gpio code system on chip by huangyi-this is a gpio code system on chip by huangyi
<木子> 在 2025-02-23 上传 | 大小:9kb | 下载:0

[VHDL编程chaoshengbo

说明:用verilog 写的基于fpga的超声波测距-Written in Verilog based on FPGA ultrasonic ranging
<> 在 2025-02-23 上传 | 大小:9kb | 下载:0
« 1 2 ... .02 .03 .04 .05 .06 1207.08 .09 .10 .11 .12 ... 4311 »

源码中国 www.ymcn.org