[VHDL编程] band-filter

说明：使用Electronics Workbench 5.0电子仿真软件(EWB)设计的带通滤波器。-Using electronic simulation software Electronics Workbench 5.0 (EWB) design a bandpass filter.
<ultimat> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] vga

说明：verilog通过VGA显示一个汉字，800X600@72Hz-verilog character through a VGA display, 800X600 @ 72Hz
<刘欣> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] r232

说明：verilog下fpga串口，波特率115200，与PC通信-Under verilog fpga serial port, baud rate 115200, and PC communication
<刘欣> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] VHDL_basic

说明：这是一个VHDL应用示例，从触发器到同步异步时序电路等都有所涉及。-This is an example of VHDL applications, from flip-flop to synchronize asynchronous sequential circuits, etc. had been involved.
<邱寒彻> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] sha1

说明：SHA1的VERILOG 实现，内含测试代码，经过了验证 -SHA1 implementation of VERILOG, containing test code, and proven
<zsw> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] UART

说明：verilog代码，串口发送接收代码，含有源代码和测试文件，准确可用-verilog code for serial port transmit and receive code, with source code and test files, and accurate available
<WANGLIN> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] aes-vhdl

说明：使用vhdl语言实现aes（rijndael 算法），程序整体封装成为一个package，方便调用-Using vhdl language aes (rijndael algorithm), the program as a whole package as a package, easy call
<Bruce Lee> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] BCH_EncDec_Matlab

说明：bch编解码的完整版，本人已经做过fpga实现，就是按照该程序为原型，绝对可运行-bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run
<李发军> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] altera_avalon_spi

说明：Altera NIOS II SPI 驱动-Altera NIOS II uart DRIVER
<zy> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] FFT_verilog

说明：verilog 实现的FFT 流水线操作，速度能达到200M-verilog pipelining the FFT implementation, the speed can reach 200M
<tangganping> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] shi-yan-7

说明：用VHDL语言设计交通信号灯自动指挥系统的设计-Traffic signal design of automatic command system
<li li> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] miaobiaosheji

说明：设计 秒表 ＶＨＤＬ　利用分频　计数 显示等模块实现秒表功能-VHDL design using frequency counts stopwatch display module stopwatch function
<语庄> 在 2025-02-13 上传 | 大小：7kb | 下载：0