[VHDL编程] src

说明：verilog AD采样源代码，自己参照例程编写-verilog AD
<william> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] nand_flash_ctl

说明：NAND flash的VHDL控制代码，可以看一下-VHDL control code of NAND flash
<沈碧云> 在 2025-02-08 上传 | 大小：5kb | 下载：1

[VHDL编程] hufmann

说明：Huffman coding for JPEG and MPEG files.
<Dim> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] vertosysc

说明：verilog转换为systemc代码,用于RTL到系统建模-verilog to systemc
<jason> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] matricode

说明：矩阵键盘扫面程序。还不错，亲自试过，大家捧场呀！-Matrix keyboard sweep program. Is good
<tang> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] mux21gr

说明：毛刺信号被消除的2选1多路复用器，a,b是输入，s是选择信号，y是输出。-Burr signal is eliminated 2 to 1 Multiplexer
<709409701> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] sdModel

说明：SD卡模型设计，可以实现FPGA与SD卡之间的通信。-SD model
<meihanfei> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] Archive

说明：i enclosed the win socket
<anuprasanth> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] VHDL-NoteTabs-

说明：利用实验数控分频器的设计硬件乐曲演奏电路,主系统由三个模块组成，顶层设计文件，其内部有三个功能模块，TONETABA.VHD,NOTETABS.VHD,和SPEAKERA.VHD, 在原设计的基础上，增加一个NOTETABS模块用于产生节拍控制（INDEX数据存留时间）和音阶选择信号，即在NOTETABS模块放置一个乐曲曲谱真值表，由一个计数器的计数值来控制此真值表的输出，而由此计数器的计数时钟信号作为乐曲节拍控制信号，从而可以设计出一
<JACK> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] Sinusoidal-signal-generator-design

说明：正弦信号发生器设计，简单组合电路的设计，多层次电路设计-Sinusoidal signal generator design，Simple combinational circuit design, multi-level circuit design
<JACK> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] test_codectst_ver3

说明：基于Verilog-HDL语言 对于AK4551语音芯片描述，实现串行数据输入和串行输出， 以及测试文件-Descr iption for Stereo Codec AK4551. Implement inputing serial data and outputing serial data. The test module is also included.
<水哥> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] 3or5-devided-frequency

说明：用verilog实现5分频或者3分频,简单实用-implement the devided five frequency
<ssss> 在 2025-02-08 上传 | 大小：5kb | 下载：0