[VHDL编程] compare

说明：verilog两个数的比较，由加法器改编而来-verilog comparison
<贺恩力> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] VLSI_4bitadder

说明：This source is 4bit adder at magic tool sp source file gooood
<choijinsol> 在 2025-02-27 上传 | 大小：278kb | 下载：0

[VHDL编程] detector

说明：this file is detector verilog source and test bench file thank you!
<choijinsol> 在 2025-02-27 上传 | 大小：108kb | 下载：0

[VHDL编程] twomux4to1

说明：this source is 4to1 mux two design. verilog source.
<choijinsol> 在 2025-02-27 上传 | 大小：854kb | 下载：0

[VHDL编程] add_sub

说明：this source is adder_substrate verilog source adder and subatrate mix very gooooood!
<choijinsol> 在 2025-02-27 上传 | 大小：743kb | 下载：0

[VHDL编程] watchvhd

说明：WATCHVHD硬件描述语言(VHDL)是一个顶级的一个停表类型项目。-WATCHVHD is a top level VHDL type project of a Stop Watch.
<linuxxx> 在 2025-02-27 上传 | 大小：123kb | 下载：0

[VHDL编程] MIPS_Pipelined_CPU

说明：MIPS Pipelined CPU written on VHDL with commands, 5 stage pipeline
<dor> 在 2025-02-27 上传 | 大小：181kb | 下载：0

[VHDL编程] verilog-reference-guide.pdf

说明：this ebook is for verilog reference guide for starter and it will help you to learn the language easily.
<ABHISHEK TIWARI> 在 2025-02-27 上传 | 大小：201kb | 下载：0

[VHDL编程] PassiveDevices.pdf

说明：thnx, this verilog refernce mannualfor passsive devicesa-thnx, this is verilog refernce mannualfor passsive devicesa
<ABHISHEK TIWARI> 在 2025-02-27 上传 | 大小：78kb | 下载：0

[VHDL编程] Clock

说明：VHDL语言编写的数字时钟程序，包括硬件设计的芯片管脚分配和功能代码等。功能包括时间的设定和显示。-VHDL language digital clock procedures, including hardware design, the chip-pin assignment and functional code. Features include time setting and display.
<木子> 在 2025-02-27 上传 | 大小：10.87mb | 下载：0

[VHDL编程] DDS

说明：基于FPGA的直接数字频率合成技术的源代码-Direct digital frequency synthesis
<李智> 在 2025-02-27 上传 | 大小：896kb | 下载：0

[VHDL编程] lms

说明：LMS自适应滤波器,verilog语言实现，能实现有符号数的运算-LMS filer
<guanwen> 在 2025-02-27 上传 | 大小：1kb | 下载：0