资源列表
[VHDL编程] FPGA_clock
说明:使用VHDL语言在FPGA上完成数字时钟设计,可作为设计的参考-In the digital clock on the FPGA design using VHDL can be used as a reference design<宋珂> 在 2025-02-28 上传 | 大小:5kb | 下载:0
[VHDL编程] CD0_OV5620_NIOS_CODE
说明:CMOS OV5620的FPGA数据采集代码-FPGA CODE of CMOS Sensor OV5620<丁> 在 2025-02-28 上传 | 大小:4.07mb | 下载:0
[VHDL编程] ex15_logic_analysis
说明:fpga硬件实现逻辑分析仪,利用vga输出到显示器-fpga hardware logic analyzer using the vga output to the display<mx> 在 2025-02-28 上传 | 大小:5.63mb | 下载:0
[VHDL编程] New-Text-Document
说明:I give one code for ADC _ DAC on spartan 3E Hope it can useful for you!<Mr.Chi> 在 2025-02-28 上传 | 大小:2kb | 下载:0
[VHDL编程] traffic-lights-the-controller-design
说明:设计一个十字路口的交通灯控制器,能显示十字路口东西、南北两个方向的红、黄、绿灯的指示状态。两组红、黄、绿三种颜色的灯分别作为东西、南北两个方向的红、黄、绿灯。变化规律为:东西绿灯亮,南北红灯亮,东西黄灯亮,南北红灯亮,东西红灯亮,南北绿灯亮,东西红灯亮,南北黄灯亮,东西绿灯亮,南北红灯亮……,这样循环下去。 南北方向是主干道车到,东西方向是支干道车道,要求两条交叉道路上的车辆交替运行,主干道每次通行时间为30秒,支干道每次通行时间为<sunny> 在 2025-02-28 上传 | 大小:165kb | 下载:0
[VHDL编程] NIOS_uCGUI
说明:NIOS_uCGU VHDL/FPGA/Verilog sopc- NIOS_uCGU VHDL/FPGA/Verilog sopc<zyc> 在 2025-02-28 上传 | 大小:1.99mb | 下载:0
[VHDL编程] nios-2ISP1362
说明:nios fpga changyong IP Core-nios fpga IP Core<zyc> 在 2025-02-28 上传 | 大小:36kb | 下载:0
[VHDL编程] SourceCode
说明:That s a bunch of ALU control code for MIPS pipelined in Verilog!<baocatsamac_77> 在 2025-02-28 上传 | 大小:3kb | 下载:0