[VHDL编程] TCDTiming

说明：tcd1501d 时序，用于tcd1501d的驱动，不知可否好使，希望供大家参考-the code is for tcd1501d ccd timing，wish it is useful for you
<梦的小妞> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] delay-12

说明：延时N个脉冲时间，在这里是延12个脉冲，4个通道。-delay 12
<赵润> 在 2025-02-28 上传 | 大小：3kb | 下载：0

[VHDL编程] lcdafpga

说明： LCD控制FPGA的VHDL程序与仿真-FPGA to drive the LCD display Chinese characters "" program
<高帅娜> 在 2025-02-28 上传 | 大小：4kb | 下载：0

[VHDL编程] Finite-state-machine

说明：有限状态机在嵌入式软件中的应用 简述了有限状态及的基本概念和传统理论，提出了利用有限状态机进行程序设计的基本思想。-Finite state machine in the embedded software Finite state and the basic concepts and theories, the basic idea of the finite state machine programming.
<高帅娜> 在 2025-02-28 上传 | 大小：141kb | 下载：0

[VHDL编程] VHDL

说明：这个是基于一下的要求设计的：1、输入输出数据宽度为12位， 2、阶数为4阶段线性相位FIR滤波器， 3、类型为：低通。-This is based on what the requirements of the design: an input and output data width is 12, 2, the order of the four stages of linear phase FIR filters,
<zhangyatao> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-Implementation-for-MIMO-ofdm

说明：FPGA implementation of KBEST algorithm for MIMO OFDM system. -FPGA implementation of KBEST algorithm for MIMO OFDM system
<wzx> 在 2025-02-28 上传 | 大小：453kb | 下载：0

[VHDL编程] uart_lcd1602

说明：点亮altera公司DE2代开发板的1602液晶，采用niosII方法。-Light the LCD1602 of the altera DE2 board with the niosII method
<王郑帼> 在 2025-02-28 上传 | 大小：9.49mb | 下载：0

[VHDL编程] traffic-lights

说明：交通灯代码，可实现东西南北红绿灯显示及倒计时，紧急情况可重置，还可实现左转点阵显示。-Traffic light code to achieve the East and West traffic light shows and countdown, emergency situations can be reset, but also to achieve turn left dot matrix display.
<刘锦宇> 在 2025-02-28 上传 | 大小：4kb | 下载：0

[VHDL编程] blackjack

说明：利用verilogHDL语言编写的一个21点游戏，利用开发板上的按键开关与液晶显示作为人机交互，有人机对战和双人对战两种模式。-This is a blackjack game which is designed with verilogHDL. It contains two modes, which are Player2Player and Player2Computer mode.
<eaton> 在 2025-02-28 上传 | 大小：65kb | 下载：0

[VHDL编程] .tranfervw

说明：一款可以生成.vwf的小软件 对编写verilog语言很有用-a software for vwf file of verilog code programming
<贺铮> 在 2025-02-28 上传 | 大小：1.02mb | 下载：0

[VHDL编程] fft_design_b.tech

说明：fft design for development in verilog
<kiranbabu> 在 2025-02-28 上传 | 大小：469kb | 下载：0

[VHDL编程] fifo-verilog

说明：用verilog 编写的fifo（先入先出队列）代码 内含测试文件 test bench-First Input First Output programme which designed by verilog codes,including test bench
<贺铮> 在 2025-02-28 上传 | 大小：1kb | 下载：0