[VHDL编程] alu

说明：加法器FPGA 实现，精简，快速，高效，有仿真文件-adder base on FPGA ，verilog HDL
<lijiaming> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] sms4

说明：这是sms4算法的硬件语言实现，所用的是VHDL语言。-This is a hardware algorithm sms4 language, the language used is VHDL.
<藤叶> 在 2025-02-01 上传 | 大小：68kb | 下载：0

[VHDL编程] pwm1_register_fil

说明：PWM 寄存器 大家可以去看看 呵呵 认真阅读-PWM
<谢明> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_introduction

说明：VHDL programming,more abstract and more practical.
<liulinzhong> 在 2025-02-01 上传 | 大小：457kb | 下载：0

[VHDL编程] maichong2

说明：长度可以控制的脉冲发生器，实际使用过，VHDL编写，放心下载-pulse generator,good choice.
<吴次仁> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] fd32_c

说明：32位数据锁存器，用于数据锁存，测试可用，实际使用过-latch，32bits.
<吴次仁> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] gain_ctl

说明：增益控制程序，可以根据数据的大小调节外部信号的增益，实际使用过。-gain controller
<吴次仁> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] div_2m_to_2

说明：将2MHz信号分频成2Hz信号的分频器，多用于指示灯的显示，实际使用过。-2MHz to 2Hz divider
<吴次仁> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] mux2_1

说明：2选1数据选择器，用于数据的切换，vhdl编写，实际使用过-mux2 to 1
<吴次仁> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] clk

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules.
<kg21kg> 在 2025-02-01 上传 | 大小：500kb | 下载：0

[VHDL编程] CLK_V

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。采用Verilog语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. The use of Verilo
<kg21kg> 在 2025-02-01 上传 | 大小：584kb | 下载：0

[VHDL编程] clk_vhdl

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. Using VHDL language.
<kg21kg> 在 2025-02-01 上传 | 大小：637kb | 下载：0