[VHDL编程] SYNC_FIFO

说明：its simple fifo.which is used to first in first out for vhdl source code
<Viral> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] DPRM

说明：a simple ram using vhdl platform provides to create a fine ram mamory .
<Viral> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] LFSR

说明：
<Viral> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] CAM

说明：CAM is useful vhdl code to understand its architecture which helps to write any code
<Viral> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] u8051

说明：8051VHDL原代码，编译成功，可下载到FPGA运行-8051VHDL
<yangguang> 在 2025-04-23 上传 | 大小：8.63mb | 下载：0

[VHDL编程] QuadD

说明：四路D型触发器 这个例子表明一个条件任务状态能够怎样被使用来描述连续的逻辑-Quad D-Type Flip-flop This example shows how a conditional signal assignment statement could be used to describe sequential logic
<杜翔> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] UniversalRegister

说明：普通的缓冲器 这种设计是一个普通的缓冲器，可以做一个直接的缓冲器，也可以做一个双向的转移缓冲器，还可以做一个递增的计数器和递减计数器-Universal Register This design is a universal register which can be used as a straightforward storage register, a bi-directional shift register, an u
<杜翔> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] stopwatch

说明：一个用VHDL编写的秒表程序，可用Max+PlusII仿真-Prepared by a stopwatch with VHDL procedures, Max+ PlusII simulation can be used
<jiangshengcheng> 在 2025-04-23 上传 | 大小：606kb | 下载：0

[VHDL编程] FPGA_Design_Guide_Chapter1_Westor

说明：
<陈枫> 在 2025-04-23 上传 | 大小：2.04mb | 下载：0

[VHDL编程] UART

说明：UART接口的源码测试程序、Verilog语言编写-UART
<wzk> 在 2025-04-23 上传 | 大小：22kb | 下载：0

[VHDL编程] vga

说明：vga接口的源码测试程序、Verilog语言编写-vga
<wzk> 在 2025-04-23 上传 | 大小：102kb | 下载：0

[VHDL编程] USB

说明：USB接口的测试程序，Verilog语言编写 -USB
<wzk> 在 2025-04-23 上传 | 大小：137kb | 下载：0