[VHDL编程] CCD

说明：用TCD1501D驱动器产生CCD驱动的6个输出信号RS、CP、SP、SH以及Φ1、Φ2脉冲-Produced by CCD drive TCD1501D driven six output signal RS, CP, SP, SH, and Φ1, Φ2 pulse
<吕开华> 在 2025-04-22 上传 | 大小：147kb | 下载：0

[VHDL编程] Adder4

说明：本设计是设计了一个4位全加器的内容，是由4个一位全加器串联而成的-The design is to design a full adder 4 content, is one of four full adder in series from the
<吕开华> 在 2025-04-22 上传 | 大小：4kb | 下载：0

[VHDL编程] sevenvote

说明：本设计师一个7人表决器，用7个开关作为7个输入变量，输入变量是 1 时表示赞同，输入变量为 0 时表示不赞同。-The designer of a voting machine 7 with 7 switch 7 as input variables, input variables is a' 1 ' when agreed input variables for the' 0' that do not ag
<吕开华> 在 2025-04-22 上传 | 大小：5kb | 下载：0

[VHDL编程] verilog-Perl-3.120.tar

说明：Verilog Parser in Perl
<prakash> 在 2025-04-22 上传 | 大小：160kb | 下载：0

[VHDL编程] vhdl

说明：抢答器里的基本原程序,抢答模块，计时器电路JSQ的VHDL源程序，译码器电路YMQ的VHDL源程序-VHDL
<ymy> 在 2025-04-22 上传 | 大小：7kb | 下载：0

[VHDL编程] CPLD_CODE

说明：CPLD的小程序集合，VHDL语言描述，可直接用quartus打开-CPLD collection of small programs, VHDL language descr iption can be directly opened with quartus
<zw1292> 在 2025-04-22 上传 | 大小：4.62mb | 下载：0

[VHDL编程] FPGA_Design_experience

说明：讲解了在FPGA中时序设计时应该注意的问题，并分享了设计经验-On timing in the FPGA design should pay attention to the issue and to share the experience of the design
<zw1292> 在 2025-04-22 上传 | 大小：880kb | 下载：0

[VHDL编程] VHDL_VerilogHDL

说明：VHDL与Verilog语言的简明教程，介绍了用这两种语言进行硬件设计的基本方法与思路。-VHDL and Verilog language concise tutorial on using both hardware design language of the basic methods and ideas.
<zw1292> 在 2025-04-22 上传 | 大小：730kb | 下载：0

[VHDL编程] CPLD_CD

说明：《CPLD开发实例》的配套光盘文件，包含大量的CPLD小程序，用VHDL语言描述-" CPLD development of examples of" CD-ROM of supporting documents, including a large number of small procedures CPLD, VHDL language used to describe
<zw1292> 在 2025-04-22 上传 | 大小：2.28mb | 下载：0

[VHDL编程] Ctl_LCD

说明：采用FPGA控制LCD。程序中用了两个状态机-FPGA to control the use of LCD. Procedures with two state machine
<石海龙> 在 2025-04-22 上传 | 大小：984kb | 下载：0

[VHDL编程] vhdl_programs

说明：This the course for VHDL programming-This is the course for VHDL programming
<Bao Huynh> 在 2025-04-22 上传 | 大小：67kb | 下载：0

[VHDL编程] calculator_vhdl

说明：Design PC calculator controlled by PC, using FPGA .PC and FPGA are connected by USB. -Design PC calculator controlled by PC, using FPGA .PC and FPGA are connected by USB.
<song> 在 2025-04-22 上传 | 大小：3.34mb | 下载：0