[VHDL编程] HDB3encoder

说明：数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。采用AMI码的信号交替反转，有可能出现四连零现象，这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点，而对定时信号的恢复十分有利，并已成为CCITT协会推荐使用的基带传输码型之一。为此，本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。-Digital
<shashou> 在 2025-01-31 上传 | 大小：106kb | 下载：0

[VHDL编程] SRAM_controller

说明：对于想编写sdram控制器的人来说，值得借鉴-Sdram controller would like to prepare for the people, to learn
<churchill> 在 2025-01-31 上传 | 大小：154kb | 下载：0

[VHDL编程] vhdl

说明：很好的课件，有需要的朋友可以下去看下。很多比较简单的说明-Very good software, there is a need of a friend can go facie
<quanquan> 在 2025-01-31 上传 | 大小：13.65mb | 下载：0

[VHDL编程] mul_algo

说明：contains codes for various multiplication algorithms and their reports for analysis
<fatal> 在 2025-01-31 上传 | 大小：18kb | 下载：0

[VHDL编程] vhdl

说明：ps2 vhdl 实现键盘输入 数码管显示ascii码-ps2 vhdl
<建宁 > 在 2025-01-31 上传 | 大小：183kb | 下载：0

[VHDL编程] uart_vhdl

说明：串口通讯的VHDL源码，波特率可自行设置，验证通过。-UART VHDL
<陈家钧> 在 2025-01-31 上传 | 大小：5kb | 下载：0

[VHDL编程] Spartan-3E

说明：Spartan-3E 中文介绍（包括图解、功能介绍、使用方法、锁管脚等）-Spartan-3E Starter Kit Board User Guide
<weishangqing> 在 2025-01-31 上传 | 大小：9.03mb | 下载：0

[VHDL编程] cos

说明：FPGA实现正弦，余弦的计算，verilog语言-FPGA realization of sine, cosine calculation, verilog language
<霍东建> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] pci_mcst

说明：---简化版，实现PCI总线控制--- 器件：ep1c6 开发工具：QuartusII 功能：简化PCI总线接口，占用资源少； 实现单路曼彻斯特码的收发。---- Starter Edition, to achieve control of PCI bus devices---: ep1c6 development tools: QuartusII functions: simplify PCI bus interfa
<l.s.m> 在 2025-01-31 上传 | 大小：166kb | 下载：0

[VHDL编程] Code_VHDL_180_cases

说明：VHDL_180_例常见代码,很适合于vhdl语言的初学者.-VHDL_180_ cases of common code, it is suitable for beginners vhdl language.
<yy0838> 在 2025-01-31 上传 | 大小：283kb | 下载：0

[VHDL编程] VHDL_procedures

说明：VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符 这是一个做好了的 就是ROM没填谱-VHDL procedures are in place to allow the voice of music The buzzer sounded a circuit
<yy0838> 在 2025-01-31 上传 | 大小：2kb | 下载：0

[VHDL编程] FIR

说明：用verilog设计的FIR滤波器。滤波器需要很快的处理速度，所以采用了wallace树算法，超前进位加法器-The FIR filter is designed with verilog. To improve the process speed, wallace tree and fast-carrylook-aheadarithmetic were used.
<simeon chan> 在 2025-01-31 上传 | 大小：317kb | 下载：0