[VHDL编程] adder

说明：用VHDL语言实现半加器。已经通过编译和仿真-Implementation using VHDL language half adder. Has passed the compiler and simulation
<孟明川> 在 2025-04-19 上传 | 大小：138kb | 下载：0

[VHDL编程] Principles_of_Verifiable_RTL_Design

说明：
<杨力> 在 2025-04-19 上传 | 大小：1.16mb | 下载：0

[VHDL编程] i2c.tar

说明：是个I2C软核，使用verilog和vhdl实现的，含有testbench。-this is soft core of I2C in verilog rtl and VHDL.
<杨力> 在 2025-04-19 上传 | 大小：686kb | 下载：0

[VHDL编程] 200632610274783742

说明：常用VHDL程序，包括27个程序，详情见附件 ，详情见附件-VHDL common procedures, including 27 procedures, as detailed in attachment, as detailed in attachment, as detailed in annex
<danawa> 在 2025-04-19 上传 | 大小：1.22mb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通灯控制系统VHDL源码，用VHDL语言、MAXPLUS2环境设计实现-VHDL core
<DAVID> 在 2025-04-19 上传 | 大小：392kb | 下载：0

[VHDL编程] pinlvji

说明：频率计程序设计与仿真验证，基于VHDL语言-Cymometer process design and simulation verification, based on the VHDL language
<DAVID> 在 2025-04-19 上传 | 大小：98kb | 下载：0

[VHDL编程] Virtex-5family

说明：Virtex™ -5 系列提供 FPGA 市场中最新最强大的功能。Virtex-5 系列采用第二代 ASMBL™ （高级硅片组合模块）列式架构， 包含四种截然不同的平台（子系列），比此前任何 FPGA 系列提供的选择范围都大。每种平台都包含不同的功能配比，以满 足诸多高级逻辑设计的需求。-Virtex ™ -5 family provides the latest FPGA market, the most
<高超> 在 2025-04-19 上传 | 大小：271kb | 下载：0

[VHDL编程] dianzizhong

说明：电子时钟程序设计与仿真验证，VHDL语言-Clock Electronics Design and Simulation, VHDL language
<DAVID> 在 2025-04-19 上传 | 大小：58kb | 下载：0

[VHDL编程] diantikongzhi

说明：电梯控制器程序设计与仿真验证，VHDL语言-Elevator controller design and simulation verification, VHDL language
<DAVID> 在 2025-04-19 上传 | 大小：159kb | 下载：0

[VHDL编程] unicntr

说明：通用寄存器，可以双向计数存储，模式通过三位比特数据进行控制-General registers, can be bi-directional counting storage, mode of data through the three-bit control
<份基金> 在 2025-04-19 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog_tech

说明： 本文介绍Verilog HDL语言的发展历史和它的主要能力。并对各种使用进行详细讲解。-This article describes the development of Verilog HDL language and its history, the primary capacity. And explain in detail the various use.
<陈建> 在 2025-04-19 上传 | 大小：11.93mb | 下载：0

[VHDL编程] mini-uart

说明：Verilog实现mini-uart，代码经过FPEG验证，含文档及流程图。-Verilog implementation mini-uart, code FPEG After verification, including documentation and flow chart.
<serein> 在 2025-04-19 上传 | 大小：248kb | 下载：0