[VHDL编程] Clock_Synchronization_Module

说明：数字接收机中频部分数字时钟的设计 包括matlab仿真 verilog代码、 testbench代码 以及word设计文档(Design of medium frequency digital clock in digital receiver Including Matlab simulation Verilog, testbench code, and design documents)
<nokkk > 在 2024-11-13 上传 | 大小：240kb | 下载：0

[VHDL编程] FRJ_HN1702_Assignment3_ThangNN6

说明：Horizontal size of Unix machines. The latest name of the AS400 is the IBM Iseries (I = Integrated), which is integrated because it is sold with all the pre-installed programs. The AS400 is aimed at mid-market companies,
<haifdfdf > 在 2024-11-13 上传 | 大小：1.11mb | 下载：0

[VHDL编程] 6_key_test

说明：键盘按键，基于Quartus的用Verilog实现键盘扫描(The keys on the keyboard, Quartus keyboard scanning based on Verilog implementation)
<木头心儿 > 在 2024-11-13 上传 | 大小：3.01mb | 下载：0

[VHDL编程] 8_uart_test

说明：串口通信，基于Quartus的用Verilog实现串口通信(Serial communication and serial communication with Verilog based on Quartus)
<木头心儿 > 在 2024-11-13 上传 | 大小：10.76mb | 下载：0

[VHDL编程] VerilogHDL硬件描述语言

说明：Verilog语言入门教程，详细讲述了Verilog语法和应用(Verilog language introductory course, detailing the Verilog syntax and Application)
<Arwen_yuan > 在 2024-11-13 上传 | 大小：2.95mb | 下载：0

[VHDL编程] 22_xiaodou

说明：基于FPGA功能实现按键消除抖动，xiaodou里面有已经好的程序，可直接下载使用(Key elimination jitter based on FPGA function implementation)
<ZXC1211267519 > 在 2024-11-13 上传 | 大小：3mb | 下载：0

[VHDL编程] my_sdram_mdl

说明：此功能为altera fpga 的sdram 控制器，串口接收与发送(This feature altera fpga sdram controller, serial port to receive and send)
<flyhouse112 > 在 2024-11-13 上传 | 大小：1.15mb | 下载：0

[VHDL编程] 1-无蜂鸣器程序

说明：无蜂鸣器时的单片机程序，针对51单片机，使用C语言开发，强烈推荐(The single chip computer program without buzzer is highly recommended by C language for 51 singlechip.)
<Grady > 在 2024-11-13 上传 | 大小：54kb | 下载：0

[VHDL编程] aud

说明：秒表小炸弹 用秒表做一个计时器，时间一到就会爆炸(stopwatch Make a timer with a stopwatch and explode when the time comes)
<mg420 > 在 2024-11-13 上传 | 大小：134kb | 下载：0

[VHDL编程]  Boyka Undisputed IV All-1538949-subdown

说明：sub down subtitle in verilog
<tavakoli1374 > 在 2024-11-13 上传 | 大小：14kb | 下载：0

[VHDL编程]  Fight club 800 MB -650306-subdown

说明：fight club zirnevis in verilog
<tavakoli1374 > 在 2024-11-13 上传 | 大小：64kb | 下载：0

[VHDL编程]  Free State of Jones 2016-1401966-subdown

说明：state jones sub nevis in verilog
<tavakoli1374 > 在 2024-11-13 上传 | 大小：38kb | 下载：0