资源列表
[VHDL编程] alu
说明:很好用的基础alu module全集下载(Very useful basic module full set download)<nidiediheheda > 在 2025-04-23 上传 | 大小:1kb | 下载:0
[VHDL编程] 各种基础module打包下载全集
说明:例如分频器,alu,ram的verilog实现(The implementation of divider, alu, ram etc. in verilog)<Harrypotterrrr > 在 2025-04-23 上传 | 大小:7kb | 下载:0
[VHDL编程] JK_FF
说明:verilog的JK触发器描述,附带tb测试文件。(JK flip-flop descr iption of Verilog)<Yvonnezoey > 在 2025-04-23 上传 | 大小:5kb | 下载:0
[VHDL编程] Verilog秒表设计
说明:用verilog在basys2开发板上实现一个具有置零、开始、暂停、记忆功能的秒表。(Implement a stopwatch which containing reset,pause,start,memory functions with the verilog on the vivado based on the basys2 development board.)<terriao > 在 2025-04-23 上传 | 大小:623kb | 下载:0