[VHDL编程] 第2章_Quartus_II原理图输入

说明：I hope the PDF file I shared is very useful for your job. Thanks
<tommy001 > 在 2024-11-12 上传 | 大小：514kb | 下载：0

[VHDL编程] 第3章__Quartus_II原理图输入法深入

说明：I hope the PDF file I shared is very useful for you. And I also wish I can learn some useful knowledge from this web.
<tommy001 > 在 2024-11-12 上传 | 大小：480kb | 下载：0

[VHDL编程] 第5章_QuartusII应用向导(原理图输入方法)1

说明：I hope the PDF file I shared is very useful for you.
<tommy001 > 在 2024-11-12 上传 | 大小：511kb | 下载：0

[VHDL编程] full_adder

说明：全加器，可以实现数据的加法运算，有来自低位的进位和向高位的进位。(Full adder, data can be added to the operation, there are low from the carry and to the high carry.)
<随风追月 > 在 2024-11-12 上传 | 大小：158kb | 下载：0

[VHDL编程] keyboard

说明：通过ps2口实现键盘的链接，对FPGA进行输入。(Through the PS2 port to achieve the keyboard link, the FPGA input.)
<随风追月 > 在 2024-11-12 上传 | 大小：679kb | 下载：0

[VHDL编程] VGA

说明：vga code for fpga 3s500e spartan xilinx code verilog tutorial video graphics array in verilog interfacing with fpga xilins spattan 3e very easy to learn
<shamir > 在 2024-11-12 上传 | 大小：207kb | 下载：0

[VHDL编程] devided

说明：一个16位除8位的除法器，能够输出余数和商。(In addition to a 16 bit 8 bit divider, can output the remainder and quotient.by stan)
<stanary > 在 2024-11-12 上传 | 大小：11.82mb | 下载：0

[VHDL编程] multiplier_TB

说明：multiplier testbench
<happywater12 > 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] fulladder_TB

说明：fulladder test bench
<happywater12 > 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] adder_sub_TB

说明：adder/subtractor testbench
<happywater12 > 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] m19

说明：用VHDL语言实现74LS161的功能，以及用74LS161实现模19计数器的功能(Using VHDL language to achieve the function of 74LS161, as well as using 74LS161 to achieve modulo 19 counter function)
<山丘叶 > 在 2024-11-12 上传 | 大小：256kb | 下载：0

[VHDL编程] rx_uart_led

说明：Altera FPGA 设计串口通信，实现串口助手发数控制电路板小灯亮灭(Altera FPGA design serial communication, serial assistant to achieve the number of control circuit board, small lights out)
<向东行 > 在 2024-11-12 上传 | 大小：3.26mb | 下载：0