资源列表

« 1 2 ... .92 .93 .94 .95 .96 3897.98 .99 .00 .01 .02 ... 4311 »

[VHDL编程FPGA_phase-shift

说明:本文介绍基于FPGA和DDFS技术,应用Altera公司的FPGA开发工具DSP Builder设计数字移相信号发生器,该数字移相信号发生器的频率、相位、幅度均可预置,分辨率高,精确可调。-This paper introduces FPGA and DDFS technology based on FPGA development tools DSP Builder design of digital phase shift sign
<周能斌> 在 2024-11-16 上传 | 大小:483kb | 下载:0

[VHDL编程cpld

说明:使用cpld完成多个串口切换通信,能够完成快速通信,已经完成验证-Using CPLD to complete multiple serial communication
<zhang> 在 2024-11-16 上传 | 大小:218kb | 下载:0

[VHDL编程XuLie

说明:序列检测机,可检测8位数字序列,米勒型状态机-Sequence detector can detect 8-digit sequence, Miller-type state machine
<赵嘉楠> 在 2024-11-16 上传 | 大小:2.98mb | 下载:0

[VHDL编程piccolo

说明:piccolo 密码算法的Verilog实现-piccolo algorithm
<朴巍> 在 2024-11-16 上传 | 大小:2kb | 下载:0

[VHDL编程mux21

说明:二选一选择器的Verilog的实现。二输入,一片选段。-realization of mux21
<朴巍> 在 2024-11-16 上传 | 大小:28kb | 下载:0

[VHDL编程mux31

说明:三选一选择器的Verilog实现。三个输入端,一个片选端。-realization of mux31 using verilog.
<朴巍> 在 2024-11-16 上传 | 大小:30kb | 下载:0

[VHDL编程seller_moore

说明:用Verilog实现十六进制计数器。内含有整个完整工程。包括tb文件。-realiaztion of timer16 using verilog
<朴巍> 在 2024-11-16 上传 | 大小:41kb | 下载:0

[VHDL编程timer16

说明:十六进制计数器的的Verilog实现。内有整个工程,包括tb文件。仿真可通过-realizaiton of timer16
<朴巍> 在 2024-11-16 上传 | 大小:36kb | 下载:0

[VHDL编程KEY3_TEST

说明:Atera Cyclone IV examples for quartus
<TreyWilliams> 在 2024-11-16 上传 | 大小:77kb | 下载:0

[VHDL编程LED_test

说明:Altera Cyclne IV example for Quartus
<TreyWilliams> 在 2024-11-16 上传 | 大小:2.95mb | 下载:0

[VHDL编程C4E6-K SCHv2

说明:Altera board shhematics
<TreyWilliams> 在 2024-11-16 上传 | 大小:77kb | 下载:0

[VHDL编程Altera USB Drivers

说明:Altera USB blaster drivers for Windows
<TreyWilliams> 在 2024-11-16 上传 | 大小:462kb | 下载:0
« 1 2 ... .92 .93 .94 .95 .96 3897.98 .99 .00 .01 .02 ... 4311 »

源码中国 www.ymcn.org