[VHDL编程] assignment

说明：4*4乘法器，分层化，可扩展，含仿真结果，quartus12.1可用。 -4* 4 multiplier, hierarchical struction, including simulation results, quartus12.1 available.
<uu> 在 2025-01-18 上传 | 大小：702kb | 下载：0

[VHDL编程] VHDL_ALTERA_Max-EPM570_Frequency_meter

说明：Source code for ALTERA chip - Max-II-EPM570, VHDL - Frequency_meter
<Raminiut> 在 2025-01-18 上传 | 大小：438kb | 下载：0

[VHDL编程] VHDL_ALTERA_Max-EPM570-BELL

说明：ALTERA MAX-II-EPM570 VHDL Source code Bell , shematic 21EDA-ALTERA MAX-II-EPM570 VHDL Source code Bell , shematic 21EDA
<Raminiut> 在 2025-01-18 上传 | 大小：265kb | 下载：0

[VHDL编程] VHDL_ALTERA_MAX-EPM570-DAC0832

说明：ALTERA MAX-II-EPM570 VHDL Source code DAC0832 , shematic 21EDA-ALTERA MAX-II-EPM570 VHDL Source code DAC0832 , shematic 21EDA
<Raminiut> 在 2025-01-18 上传 | 大小：211kb | 下载：0

[VHDL编程] VHDL_ALTERA_MAX-EPM570-key_Digital-tube-display.r

说明：ALTERA MAX-II-EPM570 VHDL Source code key_Digital-tube-display , shematic 21EDA-ALTERA MAX-II-EPM570 VHDL Source code key_Digital-tube-display , shematic 21EDA
<Raminiut> 在 2025-01-18 上传 | 大小：163kb | 下载：0

[VHDL编程] VHDL_ALTERA_MAX-EPM570-RS232_USB-TTL

说明：ALTERA MAX-II-EPM570 VHDL example RS232_USB-TTL schematic 21EDA.-ALTERA MAX-II-EPM570 VHDL example RS232_USB-TTL schematic 21EDA.
<Raminiut> 在 2025-01-18 上传 | 大小：468kb | 下载：0

[VHDL编程] VHDL-Lab1

说明：It is a good programming tech to design fpgas and ICs.
<Madan Neupane> 在 2025-01-18 上传 | 大小：607kb | 下载：0

[VHDL编程] VHDL-lab4

说明：VHDL stands for Very High speed IC Hardware descr iption language.
<Madan Neupane> 在 2025-01-18 上传 | 大小：348kb | 下载：0

[VHDL编程] bpsk

说明：BPSK- Design and implementation of BSPK modulation and demodulation.. using sine wave-BPSK- Design and implementation of BSPK modulation and demodulation.. using sine wave..
<kalyan> 在 2025-01-18 上传 | 大小：297kb | 下载：0

[VHDL编程] dmf_vhdl

说明：digital Matched Filter design - including the clock synchronization of the design and its implementation-digital Matched Filter design - including the clock synchronization of the design and its implementation..
<kalyan> 在 2025-01-18 上传 | 大小：413kb | 下载：0

[VHDL编程] dptaal

说明：Design of Adiabatic logic using VHDL
<kalyan> 在 2025-01-18 上传 | 大小：347kb | 下载：0

[VHDL编程] COMB

说明：We use port map statement to achieve the structural model (components instantiations). The following example shows how to write the program to incorporate multiple components in the design of a more complex circuit. In o
<sam> 在 2025-01-18 上传 | 大小：1kb | 下载：0