[VHDL编程] mult

说明：移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法： 1. 被乘数和乘数的高位补0，扩展成8位。 2. 乘法依次向右移位，并检查其最低位，如果为1，则将被乘数和部分和相加，然后将被乘数向左移位；如果为0，则仅仅将被乘
<良芯> 在 2024-11-19 上传 | 大小：127kb | 下载：0

[VHDL编程] urisc

说明：URISC 处理器由数据单元和控制单元组成。数据单元中包含保存运算数据和运算结果的数据寄存器，也包括用来完成数据运算的组合逻辑电路单元。控制单元用来产生控制信号序列，以决定何时进行何种数据运算。控制单元要从数据单元得到条件信号，以决定继续进行那些数据运算，数据单元要产生输出信号，数据运算状态等有用信息。-URISC processor by the data unit and control unit. Data unit includ
<良芯> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] uriscram

说明：RAM存储器： 设定16 个8 位存储单元。如果read= 1 则dataout<=mem(conv_integer(address)). 如果write= 1 则mem(conv_integer(address))<=datain. -RAM memory: Set 16 8 memory cell. If read = 1 is dataout
<良芯> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] UartControler3

说明：串口程序 VHDL-Serial procedures VHDL
<吴多> 在 2024-11-19 上传 | 大小：631kb | 下载：0

[VHDL编程] DEMO1_KEY_LED

说明：KX_DVP3F型FPGA应用板/开发板（全套）包括：  CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。  RS232串行接口；VGA视频口  高速SRAM 512KB。可用于语音处理，NiosII运行等。  配置Flash EPCS2， 10万次烧写周期 。 ᠏
<ldg> 在 2024-11-19 上传 | 大小：352kb | 下载：0

[VHDL编程] VCP201_CODE

说明：VCP201_CODE is a FPGA source code.
<john he> 在 2024-11-19 上传 | 大小：585kb | 下载：0

[VHDL编程] the_design_of_the_manchesterII_coders_and_decoders

说明：基于FPGA的1553B总线编码解码器的设计-1553B Bus FPGA-based codec design
<pipi_dog> 在 2024-11-19 上传 | 大小：219kb | 下载：0

[VHDL编程] VHDL

说明：这是有关VHDL的介绍，随着工业的自动化，CPLD与FPGA被越来越广泛的应用于工业控制领域-This is the introduction of VHDL, with the industrial automation, CPLD and FPGA have been increasingly widely used in the field of industrial control
<liuyong> 在 2024-11-19 上传 | 大小：165kb | 下载：0

[VHDL编程] usb_Blaster_rev_B_code

说明：俄罗斯电子论坛上流行的USB_Blaster_rev_B 代码。功能不用多说，好东西大家一起分享，-Russian electronic forum on the popular USB_Blaster_rev_B code. Function Needless to say, good things to share with everyone,
<M> 在 2024-11-19 上传 | 大小：4kb | 下载：0

[VHDL编程] verlig

说明：关于用键盘与FPGA通信的verilog代码,精辟好-err
<xiachenfeng> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] lwip

说明：本代码是实现了lwip协议栈,可以移植到其他类型的嵌如式操作系统上-This code is to achieve a lwIP protocol stack can be ported to other types of embedded operating systems such as the type
<张日> 在 2024-11-19 上传 | 大小：347kb | 下载：0

[VHDL编程] rentifanyingshijian

说明：测试人体视觉的反应时间，可以作为vhdl编程的练习之用，也可以更进一步的开发成为具有商业价值的产品，这里面只是能够实现测试人体视觉反应时间的基本功能的程序-Test of human visual reaction time, can be used as VHDL programming exercises used can also be further developed into products with commercial
<qlh> 在 2024-11-19 上传 | 大小：474kb | 下载：0