[VHDL编程] LCD1602

说明：实现LCD控制之下六位时钟正确计数与显示-Realized under the control of six LCD clock display correctly count
<wangxiao> 在 2025-01-19 上传 | 大小：557kb | 下载：0

[VHDL编程] 8-bit-CPU

说明：This is a simple 8-bit CPU verilog source code,which includes user s guide.
<Yan Tian> 在 2025-01-19 上传 | 大小：2.46mb | 下载：0

[VHDL编程] Verilog-RS232

说明：本程序是在FPGA里面模拟RS232串口，并在已调试成功
<yuzhan3861@126.com> 在 2014-12-29 上传 | 大小：2.57kb | 下载：0

[VHDL编程] CLA4

说明：Carry look a head adder Verilog
<bakka> 在 2025-01-19 上传 | 大小：184kb | 下载：0

[VHDL编程] Booth4b

说明：booth 4 bits programmed by verilog and simulated using ISE software and no implemented
<bakka> 在 2025-01-19 上传 | 大小：389kb | 下载：0

[VHDL编程] cdkz

说明：主要实现八个彩灯控制，八种花样变化，循环转换，四种不同频率。-control eight lights,change eight form
<wangxiao> 在 2025-01-19 上传 | 大小：1.19mb | 下载：0

[VHDL编程] spi

说明：SPI的Verilog实现，好用的代码。-SPI Verilog implementation, good code.
<mxc> 在 2025-01-19 上传 | 大小：649kb | 下载：0

[VHDL编程] crc

说明：基于verilog的CRC算法-CRC algorithm based on verilog.
<mxc> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] fsm

说明：三段式状态机的典型写法，verilog实现-The three section type of typical state machine method, Verilog implementation
<mxc> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] pipeline

说明：简单的流水线的实现机制，基于verilog语言。-The pipelined implementation, based on Verilog language.
<mxc> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] rom

说明：ROM模式的实现机制，基于verilog语言。-Implementation mechanism of ROM model, based on Verilog language.
<mxc> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-Read-or-Write-CF

说明：利用ALTERA FPGA实现对CF的读写操作-Using ALTERA FPGA implementation of CF, speaking, reading and writing operations
<何俊> 在 2025-01-19 上传 | 大小：5.47mb | 下载：0