[VHDL编程] Verilog-RS232

说明：本程序是在FPGA里面模拟RS232串口，并在已调试成功。-This procedure is simulated in FPGA RS232 serial port, and in the debugging success
<yz> 在 2025-01-22 上传 | 大小：3kb | 下载：0

[VHDL编程] counter

说明：一个可选择的递增和递减的计数器，并进行了仿真验证-a counter can increase and decline,and simulation the function of the counter
<云在阴天> 在 2025-01-22 上传 | 大小：406kb | 下载：0

[VHDL编程] 2009511191253884-(1)

说明：基基于fpga的1602点灯程序的源代码 于fpga的1602点灯程序的源代码- Kiki on fpga 1602 fpga lighting source code 1602 based lighting source code in fpga 1602 lighting source code
<zhan> 在 2025-01-22 上传 | 大小：182kb | 下载：0

[VHDL编程] counter_16

说明：基于ISE14.7开发的模16的计数器，使用的FPGA开发板为Spartan 3E Start Kit-Based on the development of mold counter ISE14.7 16, FPGA development board used for the Spartan 3E Start Kit
<zhanghust> 在 2025-01-22 上传 | 大小：1.46mb | 下载：0

[VHDL编程] acdc_fpga

说明：用于测量两个正弦信号之间的相位差，然后通过bus总线与430通信。-phrase bus
<罗望> 在 2025-01-22 上传 | 大小：343kb | 下载：0

[VHDL编程] ex16

说明：基于fpga的在彩屏上显示字母的程序，已包含彩屏的驱动。-word show
<罗望> 在 2025-01-22 上传 | 大小：2.46mb | 下载：0

[VHDL编程] Prescaler-to-use-VHDL-design

说明：本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计，包括偶数分频、非 50 占空比和50 占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使用的电路，并在 ModelSim 上进行验证。-This paper describes the use of examples prescaler to u
<liufei> 在 2025-01-22 上传 | 大小：332kb | 下载：0

[VHDL编程] module-dapeng

说明：本代码基于FPGA实现了计时范围：00’00”00 ~ 59’59”99，显示的最长时间为59分59 秒的功能。数字秒表的计时精度是10ms。显示工作方式：a、用八位数码管显示读数 b、用两个按钮开关（一个按钮使秒表复位，另一个按钮控制秒表的启动/暂停）-This code based on FPGA to realize the timing range: 00 00 00 ~ 59 59 "99," according t
<董婷> 在 2025-01-22 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA1

说明：基于FPGA的多路复用器，4通道8位带三态类型-Multiplexer, 4 channel 8 bits with three states type
<董婷> 在 2025-01-22 上传 | 大小：1.21mb | 下载：0

[VHDL编程] FPGA2

说明：基于FPGA的8位输入，3位输出高位优先编码器-Based on the FPGA 8-bit input, three output high priority encoder
<董婷> 在 2025-01-22 上传 | 大小：231kb | 下载：0

[VHDL编程] dds

说明：FPGA所需要的DDS源码，可实现波形输出，采用VHDL语言，简单易懂。-FPGA need DDS source waveform output can be achieved using VHDL language, easy to understand.
<方文丹> 在 2025-01-22 上传 | 大小：14kb | 下载：0

[VHDL编程] uart_latest.tar

说明：串行UART开源的核心。该设计是专为使用作为一个独立的芯片或用于与其他我们芯的使用。其原因显影串行UART核的事实，即异步串行通信是很常见的，几乎每一个机器理解it.Also，为OCRP-1，我们需要的通信的方式与主计算机，以使它可通过网。-serial UART open source core. The design is engineered for use as a stand alone chip or for use wit
<包> 在 2025-01-22 上传 | 大小：9kb | 下载：0