资源列表

« 1 2 ... .89 .90 .91 .92 .93 3294.95 .96 .97 .98 .99 ... 4311 »

[VHDL编程verilogsram

说明:一个基于verilog的sdram读写控制器,可以将数据写入sdram并读回。-One based on the sdram verilog write controller, data can be written to and read back sdram.
<陈栋磊> 在 2025-04-24 上传 | 大小:94kb | 下载:0

[VHDL编程problemas

说明:example of vhdl lenguage-example of vhdl lenguage
<med> 在 2025-04-24 上传 | 大小:11kb | 下载:0

[VHDL编程vc707-mig-rdf0160-14.3

说明:适用于DDR3 控制器代码等的FPGA代码-DDR3 controller code for FPGA code, etc.
<丁妮> 在 2025-04-24 上传 | 大小:12.2mb | 下载:0

[VHDL编程Project

说明:Arithmatic logic unit
<MohanadY> 在 2025-04-24 上传 | 大小:22kb | 下载:0

[VHDL编程Projec2

说明:Delay Generator using VHDL
<MohanadY> 在 2025-04-24 上传 | 大小:18kb | 下载:0

[VHDL编程axi4-checker

说明:ARM公司官方的AXI4总线的SVA检测。带完整说明文档,AXI4,AXI4-Lite,AXI4-Stream协议均已经包含-ARM s official AXI4 bus SVA testing. With complete documentation, AXI4, AXI4-Lite, AXI4-Stream protocol are already included
<Linear> 在 2025-04-24 上传 | 大小:444kb | 下载:0

[VHDL编程DE2_labs_verilog

说明:This the code writing on verilog-This is the code writing on verilog
<ABC> 在 2025-04-24 上传 | 大小:771kb | 下载:0

[VHDL编程ColorBar

说明: verilog 视频领域 黑场信号产生-verilog field of video black burst signal is generated
<zhaoyao> 在 2025-04-24 上传 | 大小:1kb | 下载:0

[VHDL编程axi3-checker

说明:ARM公司官方的AXI3总线的SVA检测。带完整说明文档-ARM s official AXI3 bus SVA testing. With complete documentation
<Linear> 在 2025-04-24 上传 | 大小:458kb | 下载:0

[VHDL编程jipin

说明:fpga检测输入信号的频率数码管显示可以检测到0HZ-20MHZ的输入频率。包括顶层代码,数码管显示代码,时钟分频代码。-fpga detects the input signal frequency digital display can detect 0HZ-20MHZ input frequency. Including top-level code, digital display code, clock divider cod
<王子> 在 2025-04-24 上传 | 大小:2kb | 下载:0

[VHDL编程m_xulie

说明:在quaritusII的开发环境下,verilog语言编写的m序列发生器代码,这种算法简短而有效,非常实用。-In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.
<王子> 在 2025-04-24 上传 | 大小:1kb | 下载:0

[VHDL编程RS232_R_T

说明:基于FPGA的verilog语言的串口通讯的数据接收和发送模块的程序-The data receiving and sending module of FPGA serial communication program based on Verilog language.
<徐砥中> 在 2025-04-24 上传 | 大小:1.34mb | 下载:0
« 1 2 ... .89 .90 .91 .92 .93 3294.95 .96 .97 .98 .99 ... 4311 »

源码中国 www.ymcn.org