[VHDL编程] MAJORITY_VOTER

说明：
<许东滨> 在 2024-11-19 上传 | 大小：73kb | 下载：0

[VHDL编程] LEDWALK

说明：Verylog编写的　Quartus II平台的简单设计实例　附仿真波形-Verylog prepared Quartus II platform attached to a simple design example simulation waveforms
<许东滨> 在 2024-11-19 上传 | 大小：84kb | 下载：0

[VHDL编程] LEDWATER

说明：流水灯　Verylog编写的　Quartus II平台的简单设计实例　附仿真波形-Water lights Verylog prepared Quartus II platform attached to a simple design example simulation waveforms
<许东滨> 在 2024-11-19 上传 | 大小：92kb | 下载：0

[VHDL编程] PLL

说明：PLL 时钟模块　　Quartus II平台的简单设计实例　附仿真波形-PLL clock module Quartus II platform attached to a simple design example simulation waveforms
<许东滨> 在 2024-11-19 上传 | 大小：788kb | 下载：0

[VHDL编程] cnt4

说明：四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。 -Counter Counter 4 is used by digital systems more basic logic devices. It not only records the number of input clock
<sy> 在 2024-11-19 上传 | 大小：20kb | 下载：0

[VHDL编程] cpld

说明：基于CPLD XC95018开发的一段VHDL代码，可实现多个8051单片机互相通讯，对多单片机系统的设计很有参考价值-Based on CPLD XC95018 developed section of VHDL code, can realize more than 8051 mutual communication, single-chip microcomputer system for the design of multi-
<蔡彬彬> 在 2024-11-19 上传 | 大小：886kb | 下载：0

[VHDL编程] adgal

说明：本代码可做为可编程逻辑器件ATF16V8B参考的例子，实现了各种 与或非逻辑 -This code can be used as a programmable logic device ATF16V8B reference examples, and realize a variety of non-logical
<蔡彬彬> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] CPU

说明：使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右
<haotianr> 在 2024-11-19 上传 | 大小：42kb | 下载：0

[VHDL编程] seg

说明：自己做的开发板，基于epm7064slc44-10控制数码管显示0-F。有助于初学者学习。-To do their own development board, based on the control epm7064slc44-10 digital tube display 0-F. Help beginners to learn.
<杨少栋> 在 2024-11-19 上传 | 大小：223kb | 下载：0

[VHDL编程] clockVHDL

说明：利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s-The use of VHDL language design digital clock, can be a normal hour, minute, second timing function, respectively, by 6 digital tube display 24h, 60min, 60s
<可爱> 在 2024-11-19 上传 | 大小：143kb | 下载：0

[VHDL编程] FPGA_design_handbook

说明：FPGA设计的指导性原则是一本FPGA设计的指导手册-FPGA design is the guiding principle of an FPGA design guide
<郭明> 在 2024-11-19 上传 | 大小：2.04mb | 下载：0

[VHDL编程] dac0832_VHDL

说明：用Verilog HDL编写的0832源程序，实现对0832实现D/A转换。也可方便地转换为vhdl源程序。-Prepared by using Verilog HDL source code 0832, 0832 to achieve the realization of D/A conversion. Also can be easily converted to VHDL source code.
<楼夏岚> 在 2024-11-19 上传 | 大小：57kb | 下载：0