[VHDL编程] div

说明：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实
<王子> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] f_adder

说明：在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器-In the EDA
<林超勇> 在 2024-11-18 上传 | 大小：55kb | 下载：0

[VHDL编程] ADD

说明：在MAX+PLUS II环境下用VHDL编写的加法器-In MAX+ PLUS II environment prepared using VHDL Adder
<林超勇> 在 2024-11-18 上传 | 大小：34kb | 下载：0

[VHDL编程] MAX_II_board_schematics

说明：
<cody> 在 2024-11-18 上传 | 大小：236kb | 下载：0

[VHDL编程] ADC_16bit

说明：16位ADCverilog hdl 代码-16 ADCverilog hdl code
<skdk> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] mult_para_recurs_8x8_2sC

说明：mult_para_recurs_8x8_2sC verilog hdl代码写成的
<skdk> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] multiplier_6x6_version2

说明：multiplier_6x6___verilog hdl
<skdk> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] USBblaster

说明：Altera公司调试CPLD/FPGA用的USBblaster的制作文档，很详细的，已经实践过，绝对没有问题-Altera Corporation debugging CPLD/FPGA used USBblaster production of documents, in great detail, and have done so before, absolutely no problem
<Xinzhong.Ding> 在 2024-11-18 上传 | 大小：2.17mb | 下载：0

[VHDL编程] 222

说明：听说你有单片机全自动洗衣机的设计， -I heard that you have single-chip full-automatic washing machine design,
<> 在 2024-11-18 上传 | 大小：142kb | 下载：0

[VHDL编程] test

说明：VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）-VHDL realize many times frequency multiplier circuit dual frequency multiplier = 2 (n+ 1)
<杨守望> 在 2024-11-18 上传 | 大小：142kb | 下载：0

[VHDL编程] sji

说明：出租车记费器，能实现出租车的启动，暂停，记费和记时功能。-Taxi fees charged, and can realize a taxi start-up, pause, remember when the fees and features in mind.
<空军> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] 1253

说明：基于VHDL语言的出租车计费系统设计，在muxplus上开发实现。实现基本的出租车记费器开发-Based on the VHDL language taxi billing system design, developed in muxplus realize. Realize the basic entry fee taxi Developer
<空军> 在 2024-11-18 上传 | 大小：196kb | 下载：0