[VHDL编程] reaction-timer

说明：reaction timer by verilog
<nedved> 在 2025-05-01 上传 | 大小：976kb | 下载：0

[VHDL编程] 3bit-Wide-5to1-Mux

说明：3bit Wide 5to1 Mux by verilog
<nedved> 在 2025-05-01 上传 | 大小：560kb | 下载：0

[VHDL编程] calculator--EDA

说明：EDA可编程逻辑设计 设计一个简易十进制以内的计算器 可以利用按键和数码管作为计算器的输入和输出，能完成十以内的整数的加、减、乘、除（商和余数）运算，预算结果可以是正/负数，结果的绝对值可以超过十，且能够正确显示。-EDA design of programmable logic to design a simple decimal calculator can be used within the tube as the calcul
<zhouminyan> 在 2025-05-01 上传 | 大小：128kb | 下载：0

[VHDL编程] character-rotation-on-multiple-7segment-displays.

说明：character rotation on multiple 7segment displays by verilog
<nedved> 在 2025-05-01 上传 | 大小：665kb | 下载：0

[VHDL编程] JK_chufaqi

说明：JK触发器 JK触发器是数字电路触发器中的一种电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。-JK flip-flop
<张同宇> 在 2025-05-01 上传 | 大小：107kb | 下载：0

[VHDL编程] 6soft_247MHz_channel

说明：lte上行信道解交织解复用: RTL: ack_addr_gen.vhd ack地址产生 data_addr_gen.vhd 数据地址产生 de_interl_mux_con_ctrl.vhd 控制单元 de_interl_mux_con_top.vhd 顶层 de_interl_mux_con_tt.vhd 测试平台 de_mux_ram.vhd ram deinterl_pack.vhd 变量定义
<renliang> 在 2025-05-01 上传 | 大小：196kb | 下载：0

[VHDL编程] qam2FSK

说明：基于VHDL的16QAM调制和2FSK程序。-The 16QAM modulation based on VHDL program is divided into N blocks
<张慧> 在 2025-05-01 上传 | 大小：8kb | 下载：0

[VHDL编程] risc

说明：16位cpu的各功能模块的源程序，经过FPGA仿真通过，希望能帮到你-16-bit cpu' s each functional module of the source, through the FPGA emulation by, hope you can help
<大成> 在 2025-05-01 上传 | 大小：367kb | 下载：0

[VHDL编程] PLD091205

说明：DSP2407与128*64LCD显示器接口译码PLD代码-DSP2407 and 128* 64LCD display interface code decoding PLD
<lijinsong> 在 2025-05-01 上传 | 大小：7kb | 下载：0

[VHDL编程] IIR

说明：tms系列5509 iir滤波器代码，非常好-tms Series 5509 iir filter code, very good
<willson.lu> 在 2025-05-01 上传 | 大小：73kb | 下载：0

[VHDL编程] 2010112510937807

说明：4位频率计，很好的，大家都可以用用，交流交流-4 frequency, very good, we all can be used to exchange communication
<king> 在 2025-05-01 上传 | 大小：247kb | 下载：0

[VHDL编程] HJZ

说明：九州直流HJZ-MC-Ⅳ型监控装置(MC-CDT02-4-03)-Kyushu DC HJZ-MC-Ⅳ type of monitoring device (MC-CDT02-4-03)
<家家易> 在 2025-05-01 上传 | 大小：17kb | 下载：0