[VHDL编程] sw_debounce

说明：这是按键消抖试验，具有很好的可移植性。在EPM240开发板上验证过的-This is the key debounce test, with good portability. In the development board verified EPM240
<吴敬飞> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] ps2_key

说明：这是PS2键盘解码试验，在EPM240开发板上验证过的-This is a PS2 keyboard decoder test, the development board verified EPM240
<吴敬飞> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] ADC

说明：TinyM0核心例程---A/D转换，用户编程调试程序时，默认使用DebugInFlash调试模式 若选择使用ReleaseInFlash模式，下载完程序后芯片将采用CRP2级加密，下一次进行程序下载或调试时，需要先用K-Flash或FlashMagic对芯片进行擦除。 -TinyM0 core routines--- A/D conversion, user programmable debugger, the default D
<liu> 在 2025-04-23 上传 | 大小：305kb | 下载：0

[VHDL编程] DCT

说明：Discrete Cosine transform VHDL code, with a positive transformation within the inverse transform of the test file.
<hoon> 在 2025-04-23 上传 | 大小：32kb | 下载：0

[VHDL编程] add32

说明：32位加法器，基于vhdl语言，主要用于测试算法-32-bit adder, based on the vhdl language, mainly used for testing algorithms
<zhang> 在 2025-04-23 上传 | 大小：2.11mb | 下载：0

[VHDL编程] maoci

说明：基于vhdl的源程序，用于消除毛刺信号，达到防抖的目的-Vhdl-based source, used to eliminate glitches to achieve the purpose of stabilization
<zhang> 在 2025-04-23 上传 | 大小：49kb | 下载：0

[VHDL编程] up_test

说明：基于vhdl语言的源代码，用于检测信号的上升沿，多用于同步时钟-Vhdl source code based on the language used to detect the rising edge, used for synchronous clock
<zhang> 在 2025-04-23 上传 | 大小：49kb | 下载：0

[VHDL编程] rom_control

说明：基于vhdl的源代码，主要用于对ron进行操作，是通过读rom的数字实现的-Vhdl source code-based, mainly for the operation of the ron, rom by reading the digital implementation
<zhang> 在 2025-04-23 上传 | 大小：541kb | 下载：0

[VHDL编程] clk_div8

说明：基于vhdl语言的源代码，主要用于八位的数字时钟进行操作，会用到进位-Vhdl source code based on the language, mainly for the eight digital clock operation, will use the carry
<zhang> 在 2025-04-23 上传 | 大小：161kb | 下载：0

[VHDL编程] 90W3

说明：这是一个电机控制器驱动器cpld芯片的程序，该程序实现了电机的驱动，信号的采集，以及反馈控制等功能-This is a drive motor controller chip cpld program that implements the motor drive, the signal acquisition, and feedback control functions
<王> 在 2025-04-23 上传 | 大小：670kb | 下载：0

[VHDL编程] ShiftRegCore

说明：基于verilog 的移位寄存器sopc软核-verilog based Shift Reg sopc soft core
<陈寅生> 在 2025-04-23 上传 | 大小：323kb | 下载：0

[VHDL编程] 15

说明：一个15人表决电路，参加表决者为15人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮，表决不通过则红指示灯亮。数码管显示赞成人数。-A 15-person voting circuit, voting for the 15 people who agree to 1, does not agree to 0, the consent of more than half the vote, the green indicator
<蔡琳> 在 2025-04-23 上传 | 大小：1kb | 下载：0