资源列表
[VHDL编程] VHDL语言实现3—8译码器
说明:应用VHDL语言编写的3—8译码器,简单易懂<521feijiepeng@163.com> 在 2011-04-08 上传 | 大小:9.43kb | 下载:0
[VHDL编程] 7位二进制计数器
说明:应用VHDL语言编写设计一个带计数使能、异步复位、同步装载的可逆七位二进制计数器,计数结果由共阴极七段数码管显示<521feijiepeng@163.com> 在 2011-04-08 上传 | 大小:10.19kb | 下载:0
[VHDL编程] 比较器的各种表示方式
说明:可以用版本10.1打开工程文件,用VHDL的三种表达方式来做同样功能的比较器<a19880914@sina.com> 在 2011-04-11 上传 | 大小:383.78kb | 下载:0
[VHDL编程] Reed Solomon Code (32,16)
说明:這篇是RS_CODE 16IN 32Out 範例<ouch12345@126.com> 在 2011-04-26 上传 | 大小:1.7kb | 下载:0