资源列表
[VHDL编程] ref-sqroot
说明:求平方根的ip核,Altera提供,可以用在FPGA上,是AHDL语言写的,不开放源码-Square root of the ip seeking nuclear, Altera provides, can be used in FPGA, is written in AHDL, not open source<张飞> 在 2025-02-27 上传 | 大小:39kb | 下载:0
[VHDL编程] QuartusIITimequest
说明:关于quartus中的Timequest Timing analyzer的讲解PPT,由Altera提供-About quartus in Timequest Timing analyzer' s explanation PPT, provided by the Altera<张飞> 在 2025-02-27 上传 | 大小:1.04mb | 下载:0
[VHDL编程] 32bitcarrylookaheadadder
说明:32位超前进位加法器的源代码和testbench-32 bit carry look ahead adder and its testbench<邓> 在 2025-02-27 上传 | 大小:1kb | 下载:0
[VHDL编程] equlizervhdl
说明:实现数字均衡器的设计,是我们最近正在做的项目,希望对大家有用-Digital equalizer design is our most recent projects are doing, we want to be useful<郑杰> 在 2025-02-27 上传 | 大小:75kb | 下载:0
[VHDL编程] DCT
说明:DCT / VHDL Discrete Cosine Transform<park wan soon> 在 2025-02-27 上传 | 大小:2.64mb | 下载:0
[VHDL编程] pli_handbook_examples_pc
说明:The Verilog PLI Handbook(contained code)<park wan soon> 在 2025-02-27 上传 | 大小:346kb | 下载:0
[VHDL编程] UART_EX
说明:Uart 232 module example divied by 3 module.<park wan soon> 在 2025-02-27 上传 | 大小:4kb | 下载:0
[VHDL编程] Verilog2001_Standard
说明:Using the New Verilog_2001 Standard Verifying Hardware-Using the New Verilog_2001 Standard Verifying Hardware<park wan soon> 在 2025-02-27 上传 | 大小:380kb | 下载:0