[VHDL编程] VerilogHDL_classical_information_document

说明：VerilogHDL classical information documentVerilogHDL经典资料文档-VerilogHDL classical information documentVerilogHDL classical information document
<woqing> 在 2025-02-27 上传 | 大小：2.23mb | 下载：0

[VHDL编程] Electronic_tutorials_Verilog_hardware_description_

说明：硬件描述语言Verilog电子教程Electronic tutorials Verilog hardware descr iption language-Verilog hardware descr iption language tutorial Electronics Electronic tutorials Verilog hardware descr iption language
<meing> 在 2025-02-27 上传 | 大小：1.27mb | 下载：0

[VHDL编程] Chinese_version_of_Verilog_notes

说明：Chinese version of Verilog notesVerilog讲义中文版-Chinese version of Verilog notesVerilog handout Chinese
<uucal> 在 2025-02-27 上传 | 大小：1.25mb | 下载：0

[VHDL编程] Classic_Manual_Verilog_programming_language

说明：Verilog编程语言经典手册Classic Manual Verilog programming language-Verilog programming language classic manual Classic Manual Verilog programming language
<uucal> 在 2025-02-27 上传 | 大小：1.18mb | 下载：0

[VHDL编程] ser_fir

说明：用verilog实现一个8阶的改进串行FIR低通滤波器，输入数据位宽为12比特,经符号扩展后变为13比特。-With verilog order to achieve an improvement of 8 serial FIR low-pass filter, the input data bit width of 12 bits by sign extension into a 13-bit after.
<hgdlsl> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] tiaozhi

说明：使用vhdl完成了ask psk fsk的调制和解调-Completed using vhdl ask psk fsk modulation and demodulation
<xxhlshe> 在 2025-02-27 上传 | 大小：478kb | 下载：0

[VHDL编程] fpga

说明：vhdl和c编写，fpga结合单片机完成测频计的功能，fpga主要完成频率的测量并把数据发送给单片机，单片机控制12864液晶完成显示-vhdl and c preparation, fpga of the single chip to complete the function of frequency meter, fpga major to complete the measurement frequency and the da
<xxhlshe> 在 2025-02-27 上传 | 大小：2.48mb | 下载：0

[VHDL编程] cpu

说明：fpga实现了简单的cpu，有三个指令，有加法，减法，移动三条指令-fpga to achieve a simple cpu, there are three directives, there is addition, subtraction, move three orders
<xxhlshe> 在 2025-02-27 上传 | 大小：714kb | 下载：0

[VHDL编程] ad574

说明：vhdl编写，完成了对ad芯片ad574的控制，并将转化的数据存于fpga的内部存储器中，然后在发送出去。-vhdl prepared, completed ad control chip ad574, and conversion of data stored in the fpga internal memory and then sent.
<xxhlshe> 在 2025-02-27 上传 | 大小：346kb | 下载：0

[VHDL编程] uart

说明：vhdl编写，完成了uart的接口设计，包括信号检测，判决等-vhdl prepared to complete the uart interface design, including signal detection, decision, etc.
<xxhlshe> 在 2025-02-27 上传 | 大小：753kb | 下载：0

[VHDL编程] dds

说明：vhdl编写，利用fpga完成了dds发生器的功能-vhdl prepared using fpga complete function generator dds
<xxhlshe> 在 2025-02-27 上传 | 大小：263kb | 下载：0

[VHDL编程] TSE

说明：利用SOPC Builder搭建三速率以太网基本构架，完成以太网功能。-SOPC Builder using the basic fr a mework set up three speed Ethernet, Ethernet function to complete.
<xxhlshe> 在 2025-02-27 上传 | 大小：35.77mb | 下载：0