资源列表

« 1 2 ... .27 .28 .29 .30 .31 1332.33 .34 .35 .36 .37 ... 4311 »

[VHDL编程LED

说明:verilog实现fpga easy030的led闪动-verilog,fpga easy030,led
<caichao> 在 2025-02-27 上传 | 大小:242kb | 下载:0

[VHDL编程PLD

说明:PLD编程手册,gal 介绍GAL系列芯片编程方法-PLD programming manual, gal GAL series chip programming method introduced
<黑色羊毛衫> 在 2025-02-27 上传 | 大小:154kb | 下载:0

[VHDL编程MyLCD

说明:基于ALTERA FPGA EP2C5Q208C8,针对LCD RT12864A-1的FPGA驱动程序-based on ALTERA FPGA EP2C5Q208C8,the driver of LCD RT12864A-1
<廖干洲> 在 2025-02-27 上传 | 大小:26kb | 下载:0

[VHDL编程MyLCD_modify

说明:基于ALTERA FPGA EP2C5Q8208C8,针对LCD RT12864A-1的驱动程序-based on ALTERA FPGA EP2C5Q8208C8,the driver of LCD RT12864A-1
<廖干洲> 在 2025-02-27 上传 | 大小:4.19mb | 下载:0

[VHDL编程MyPWM

说明:基于FPGA ALTERA EP2C5Q8208C8,自制PWM控制器,配合上位机定时器-based on FPGA ALTERA EP2C5Q,PWM controller,with MCU TIMER
<廖干洲> 在 2025-02-27 上传 | 大小:2.38mb | 下载:0

[VHDL编程32fir

说明:32阶滤波器分布式算法实现的主程序代码,用EP2c35f84c8寄存器速率可达243.55MHz-32-order FIR digital filters: 32 filters distributed algorithm order the main program code, register with EP2c35f84c8 rate up to 243.55MHz
<guoguo> 在 2025-02-27 上传 | 大小:2kb | 下载:0

[VHDL编程VHDL_fre_div

说明:使用VHDL进行分频器设计 本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设 计,包括偶数分频、非50 占空比和50 占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过Synplify Pro或FPGA生产厂商的综合器进行综合,形成可使 用的电路,并在ModelSim上进行验证。-For crossover design using VHDL This
<guoguo> 在 2025-02-27 上传 | 大小:315kb | 下载:0

[VHDL编程elecfans.com-VHDL

说明:vhdl深入学习教程,包括数据对象以及实例等,本书详细介绍了数据对象类型以及应用方法等-vhdl-depth tutorials, including data objects and example, the book details the data object types and application methods
<guoguo> 在 2025-02-27 上传 | 大小:654kb | 下载:0

[VHDL编程clock_niosII

说明:用Altera公司的SOPC工具NiosII6.0开发,实现hello_world.c,希望对大家有帮助。-Using Altera' s SOPC tools NiosII6.0 development, implementation hello_world.c, hope to help.
<谭德> 在 2025-02-27 上传 | 大小:431kb | 下载:0

[VHDL编程music

说明:用FPGA实现的歌曲“梁祝”播放程序,用Verilog HDL编写-FPGA implementation with the song " Butterfly Lovers" player, written with Verilog HDL
<谭德> 在 2025-02-27 上传 | 大小:305kb | 下载:0

[VHDL编程RSIC_CPU

说明:该模块为简risc_cpu的verig HDL建模-The module is simple risc_cpu of verig HDL Modeling
<球球> 在 2025-02-27 上传 | 大小:12.21mb | 下载:0

[VHDL编程state_machine1

说明:用FPGA实现的状态机程序,用VrilogHDL实现,希望对大家有帮助-State machines with FPGA implementation process, with VrilogHDL achieve, we want to help
<谭德> 在 2025-02-27 上传 | 大小:205kb | 下载:0
« 1 2 ... .27 .28 .29 .30 .31 1332.33 .34 .35 .36 .37 ... 4311 »

源码中国 www.ymcn.org