资源列表
[VHDL编程] UART_IP_core_for_wishbone
说明:基于wishbone总线的UART IP core-UART IP core based on Wishbone, generated in Verilog HDL.<张阳> 在 2025-02-23 上传 | 大小:39kb | 下载:0
[VHDL编程] vga_game_demo
说明:基于FPGA的乒乓球游戏参考设计-FPGA-based reference design table tennis game<廖望> 在 2025-02-23 上传 | 大小:1.7mb | 下载:0
[VHDL编程] DE2_USB_API
说明:USB画笔,基于altera de2平台,全都有啦,很好的例子-USB brush, based on altera de2 platform, all have friends, a good example. .<张尅> 在 2025-02-23 上传 | 大小:1.32mb | 下载:0
[VHDL编程] data_interleaver_ise10migration
说明:ofdm通信系统交织的Verilog实现,源码中有两个错误,第二处少了一个begin 第一处为全角半角,自己写一下就行-ofdm data_interleaver<龚亮> 在 2025-02-23 上传 | 大小:256kb | 下载:0
[VHDL编程] huoqucpuxuhao
说明:查看cpu序号 可以使软件绑定电脑 方便我们自己辛苦编写的软件使用合法-View cpu serial number<wuneng> 在 2025-02-23 上传 | 大小:161kb | 下载:0
[VHDL编程] auto_w_r_spi
说明:能够自动读写SPI ROM的控制器,读写的资料直接放到fifo中,经过实际的班子验证,很好用。-Can automatically read and write SPI ROM controller, read and write data directly into fifo, after the actual verification team, very good use.<wwww> 在 2025-02-23 上传 | 大小:9kb | 下载:0