资源列表
[VHDL编程] EDAchuzuchejijia
说明:在本示例程序中,用VHDL语言实现了出租车的记价功能,在Maxplus2环境下编写,可通过cpld下载板来验证程序。在压缩包中附有示例的目的,方法和仿真时序图,是学习VHDL好例子。-in this sample program, using VHDL of the entry price of a taxi function, in preparation FLEX10K environment, through cpld downl<bkd> 在 2024-12-27 上传 | 大小:332kb | 下载:0
[VHDL编程] cpldcontrol
说明:一段cpld的控制程序,可以进行传并转换,读写接口,每秒64k-a cpld control procedures can be done- and switching to read and write interface per second 64k<徐泯> 在 2024-12-27 上传 | 大小:2kb | 下载:0
[VHDL编程] addsub_core_
说明:hdl的8051核,不知道好不好用大家试试吧。xilinx公司的核-HDL 8051 nuclear, we know that is really useful to try it. Xilinx's nuclear<徐泯> 在 2024-12-27 上传 | 大小:1kb | 下载:0
[VHDL编程] addsub_cy_
说明:加法器核,带进位位的,xilinx公司的核,能用-Adder nuclear, into place at the company's nuclear Xilinx can use<徐泯> 在 2024-12-27 上传 | 大小:1kb | 下载:0
[VHDL编程] pluse_delay
说明: 利用VHDL语言实现单稳触发电路,稳态时间为系统时钟的整数倍。-using VHDL-trigger circuit stability, steady time for the whole system clock several times.<david> 在 2024-12-27 上传 | 大小:87kb | 下载:0
[VHDL编程] vhdlprogram
说明:用复杂可编程逻辑器件(CPLD)实现的数字钟控系统-with complex programmable logic devices (CPLD) with a digital clock control system<王永> 在 2024-12-27 上传 | 大小:5kb | 下载:0
[VHDL编程] TI6713DSKVHDL
说明:TI6713浮点DSP的DSK的VHDL。比较全面。可以编译运行。-TI6713 floating-point DSP DSK VHDL. More comprehensive. Compiler can run.<丁德锋> 在 2024-12-27 上传 | 大小:31kb | 下载:0