[VHDL编程] SDCard_Controller

说明：SD卡控制器IP. 兼容SD卡协议2.0。与wishbone bus 接口，方便与其他IP连接使用。 -SD Card Controller IP. Compatible with SD Card Agreement 2.0. With the wishbone bus interface to facilitate the use of other IP connections.
<xiafei> 在 2025-02-01 上传 | 大小：24kb | 下载：0

[VHDL编程] dianzishejishili

说明：电子系统设计实例 设计语言VHDL 实验仪器 杭州康芯gw48eda 开发系统-Examples of electronic system design languages VHDL core experimental apparatus gw48eda Hangzhou Culture Development System
<familymxk> 在 2025-02-01 上传 | 大小：3.59mb | 下载：0

[VHDL编程] VHDL

说明：vhdl语言详解，入门必看。建议初学者仔细阅读-no
<xxl> 在 2025-02-01 上传 | 大小：833kb | 下载：0

[VHDL编程] EP1C3_12_5_RSV

说明：基于ＦＰＧＡ的数字存储示波器，用ＶＨＤＬ实现的，压缩包里是Quartus工程。AD采样送进FPGA，存入SRAM后用DA在普通示波器上可以显示。-FPGA-based digital storage oscilloscope, using VHDL achieved compression is Quartus project bag. AD sample into FPGA, after SRAM into DA in ordinar
<deadtomb> 在 2025-02-01 上传 | 大小：60kb | 下载：0

[VHDL编程] EP1C3_12_3_VGA

说明：基于FPGA的VGA彩条显示程序，共开发VGA的朋友参考。没有采用DA，因此只有8中颜色（输出直接连到VGA的RGB）。其中行、场同步部分用计数器完成。程序用VHDL编写。-FPGA-based VGA color display, with a total development of the reference VGA friends. Did not use DA, only 8 colors (directly connecte
<deadtomb> 在 2025-02-01 上传 | 大小：36kb | 下载：0

[VHDL编程] EP1C3_12_1_2_MOTO

说明：基于FPGA的直流电机的PWM控制和步进电机的细分驱动控制。使用VHDL语言编写，压缩包里是Quartus下的工程。-FPGA-based PWM DC motor control and stepper motor-driven control of a breakdown. The use of VHDL language, compression bag is under the Quartus project.
<deadtomb> 在 2025-02-01 上传 | 大小：1.14mb | 下载：0

[VHDL编程] TestMachine

说明：VHDL source code for test machine.
<Lothrien> 在 2025-02-01 上传 | 大小：846kb | 下载：0

[VHDL编程] Device

说明：A VHDL program to simulate the behaviour of a device,
<Lothrien> 在 2025-02-01 上传 | 大小：984kb | 下载：0

[VHDL编程] eleclock

说明：VHDL实现的电子钟的基本功能，带QUARTUE工程文件-VHDL realization of the basic functions of electronic bell with engineering documents QUARTUE
<fengyongsheng> 在 2025-02-01 上传 | 大小：433kb | 下载：0

[VHDL编程] vhdl

说明：basics of language vhdl , how it operates etc can be laernt
<DK> 在 2025-02-01 上传 | 大小：28kb | 下载：0

[VHDL编程] zz

说明：键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz -Keying increase/decrease counter to 20MHz system clock by the divider available after 5M, 1M, 100K, 10K, 5K, 1K, 10Hz, 1Hz
<zuoshu_2008> 在 2025-02-01 上传 | 大小：478kb | 下载：0

[VHDL编程] PS2

说明：vhdl 写得ps2 ip vhdl 写得ps2 ip-vhdl ps2 vhdl ps2 vhdl ps2 vhdl ps2 vhdl ps2
<gaoxian> 在 2025-02-01 上传 | 大小：2kb | 下载：0