资源列表

« 1 2 ... 64 65 66 67 68 6970 71 72 73 74 ... 4311 »

[VHDL编程LED七段译码

说明:初次上传文件,采用文本格式编辑内容,不知道是否妥当,如有不便之处,敬清各位原谅。-initial upload documents using text format editorial content, I do not know whether they are appropriate, if any inconvenience, King- forgive me.
<LJH> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程arith_lib-1.0

说明:包括所有常用算法:加权计算,进制转换,常用数据编码等,大约共有源代码80个。-include all commonly used algorithms : weighted basis, the base for the conversion, common data coding, source code, a total of about 80.
<南郁星> 在 2024-12-25 上传 | 大小:238kb | 下载:0

[VHDL编程sale2

说明:sale,自动收获机。首先投币,然后买东西,然后退币-sale, automatic harvester. The first coin, and then buy something, and then coin
<杨小坤> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程66_FIR

说明:这是一个VHDL写的FIR模块,我的编译环境是QuartusII 5.0-This is a VHDL modules written FIR, I compiler environment is Quartus II 5.0
<佴立峰> 在 2024-12-25 上传 | 大小:8kb | 下载:0

[VHDL编程VHDL数学运算库1.0

说明:这是一个VHDL写的数学运算的硬件设计库,还算比较完整-This is a VHDL write arithmetic hardware design basement, still relatively complete
<佴立峰> 在 2024-12-25 上传 | 大小:242kb | 下载:0

[VHDL编程std_cf_2c35

说明:这个是基于NIOS II的FPGA平台的一个CF卡的接口模块,是在Quartus II下的完整工程包-NIOS II FPGA platform a CF card interface module, Quartus II is the complete package works
<佴立峰> 在 2024-12-25 上传 | 大小:390kb | 下载:0

[VHDL编程Example-2-1

说明:这些是verilog的开发实例,仅供参考.实例1-These are examples of the development of Verilog, for reference purposes only. Example 1
<john> 在 2024-12-25 上传 | 大小:111kb | 下载:0

[VHDL编程Example-2-2

说明:这些是verilog编程实例2,仅供参考-These are two examples of Verilog Programming for reference
<john> 在 2024-12-25 上传 | 大小:17kb | 下载:0

[VHDL编程Example-2-3

说明:这些是verilog编程实例3,仅供参考-These are three examples of Verilog Programming for reference
<john> 在 2024-12-25 上传 | 大小:149kb | 下载:0

[VHDL编程Example-2-4

说明:这些是verilog编程实例4,仅供参考-These are four examples of Verilog Programming for reference
<john> 在 2024-12-25 上传 | 大小:146kb | 下载:0

[VHDL编程Example-2-5

说明:这些是verilog编程实例5,仅供参考-These are examples of Verilog Programming 5 for reference
<john> 在 2024-12-25 上传 | 大小:73kb | 下载:0

[VHDL编程ADD_SUB

说明:11,13,16位超前进位加法器的Verilog HDL源代码。-11,13,16-CLA for the Verilog HDL source code.
<周金喜> 在 2024-12-25 上传 | 大小:4kb | 下载:0
« 1 2 ... 64 65 66 67 68 6970 71 72 73 74 ... 4311 »

源码中国 www.ymcn.org