[VHDL编程] cpld

说明：基于ATEREAL EPM1270T144C5N CPLD 压力传感器数据采集原码 开发软件 Quartus II -ATEREAL EPM1270T144C5N CPLD-based pressure sensor data acquisition source Quartus II development software
<胡兵> 在 2025-01-27 上传 | 大小：301kb | 下载：0

[VHDL编程] myclock

说明：用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选，12小时制时有上下午指示；当计时到预定时间（此时间可手动设置）时，扬声器发出闹铃信号，闹铃时间为10秒，可提前终止闹铃。-VHDL language used to achieve a display hours, minutes and seconds of the clock: when can be manually corre
<旭东> 在 2025-01-27 上传 | 大小：374kb | 下载：0

[VHDL编程] division

说明：分别用分频比交错法及累加器分频法完成非整数分频器设计。-Points were staggered method and frequency than the frequency accumulator law to complete the design of non-integer divider.
<旭东> 在 2025-01-27 上传 | 大小：28kb | 下载：0

[VHDL编程] cpu

说明：用VHDL语言设计简单的CPU，重点设计微操作代码，然后设计CPU各组成模块，最后根据设计的微操作设计微指令，验证设计的正确性。可基本实现加、减、乘、除、移位、循环等操作。-VHDL language is designed to be simple to use the CPU, the focus of the design of micro-operation code, and then design the component
<Rachel> 在 2025-01-27 上传 | 大小：1.21mb | 下载：0

[VHDL编程] DW8051_verilog

说明：DW8051单片机的设计，用HDL设计，详细的HDL设计-DW8051 microcontroller design, HDL design, detailed design of the HDL
<liaobin> 在 2025-01-27 上传 | 大小：133kb | 下载：0

[VHDL编程] RTC_Test_Top

说明：用Actel公司的Fusion系列FPGA开发的RTC实验程序-With Actel' s Fusion Series FPGA development of experimental procedures RTC
<毕京鹏> 在 2025-01-27 上传 | 大小：1kb | 下载：0

[VHDL编程] hdl

说明：用Actel公司的Fusion系列FPGA开发的LCD实验程序-Fusion with Actel s FPGA development series LCD Experimental procedures
<毕京鹏> 在 2025-01-27 上传 | 大小：3kb | 下载：0

[VHDL编程] video_control_procedure

说明：用VHDL实现视频控制程序(实现对图像的采集和压缩)-Using VHDL video control procedures (the achievement of the image acquisition and compression)
<huangya> 在 2025-01-27 上传 | 大小：412kb | 下载：0

[VHDL编程] Video_Compression_IPCore.RAR

说明：
<huangya> 在 2025-01-27 上传 | 大小：158kb | 下载：0

[VHDL编程] CC2500programmingusingAlteraFPGA

说明：This document gives the code for programming a CC2500 transceiver using Altera Stratix FPGA. The FPGA and CC2500 are connected through SPI mode with the FPGA as the master and CC2500 as the slave.
<Mahadevan> 在 2025-01-27 上传 | 大小：7kb | 下载：0

[VHDL编程] 4

说明：Verilog写的 8 位超前进位加法器-Verilog write 8-bit CLA
<孔祥> 在 2025-01-27 上传 | 大小：1kb | 下载：0

[VHDL编程] 5

说明：
<孔祥> 在 2025-01-27 上传 | 大小：1kb | 下载：0