[VHDL编程] vivado_init

说明：该程序是为vivado初始化和配置，并且还包含有相应的说明文档，是初学xilinx vivado的很好的教程，本例程基于zynq系列的MIZ701N处理器进行开发(The program is vivado initialization and configuration, and also contains the corresponding documentation, is a good beginner Xilinx vivad
<Zigu > 在 2024-11-12 上传 | 大小：716kb | 下载：0

[VHDL编程] ???

说明：This is timer code using VHDL
<hifk2k123 > 在 2024-11-12 上传 | 大小：60kb | 下载：0

[VHDL编程] 1

说明：一触即发 好玩的效果，基于quartus平台编写(This is a course work, showing some interesting results, welcome to download the exchange)
<1101 > 在 2024-11-12 上传 | 大小：588kb | 下载：0

[VHDL编程] Vivado入门与提高Demo（一）（含源文件）

说明：Vivado入门与提高Demo，大家看看。(Vivado entry and improve Demo)
<了阔天空 > 在 2024-11-12 上传 | 大小：3.8mb | 下载：0

[VHDL编程] Vivado入门与提高第2讲DEMO（含源文件）

说明：Vivado入门与提高第2讲DEMO（含源文件），大家参考。(Vivado entry and improve Demo)
<了阔天空 > 在 2024-11-12 上传 | 大小：643kb | 下载：0

[VHDL编程] uart

说明：带有fifo的功能模块，具有发送模块和接收功能模块(The function module with FIFO has transmitting module and receiving function module)
<陈陈陈啊 > 在 2024-11-12 上传 | 大小：142kb | 下载：0

[VHDL编程] DPSK调制解调VHDL程序

说明：用于DPSK的调制解调 包括码型变换及反变换过程(Modulation and demodulation for DPSK, including code type conversion and inverse transformation process)
<红红火火mg > 在 2024-11-12 上传 | 大小：15kb | 下载：0

[VHDL编程] IEEE Standard for Verilog 2005

说明：IEEE Standard for Verilog 2005
<zking > 在 2024-11-12 上传 | 大小：2.99mb | 下载：0

[VHDL编程] RAM2048X8

说明：you can add this code to your project if you need RAM2048X8
<bmkarim > 在 2024-11-12 上传 | 大小：3kb | 下载：1

[VHDL编程] hp and lp filter

说明：hp and lp filter verilog code..
<GIRISH > 在 2024-11-12 上传 | 大小：3kb | 下载：0

[VHDL编程] 16x 16 vedic mulbit

说明：vedic 16x16 design and teshbench fully working codes..
<GIRISH > 在 2024-11-12 上传 | 大小：5kb | 下载：0

[VHDL编程] reconf. router code xylinx

说明：design and fpga implementation of Routing algorithm for NOC
<GIRISH > 在 2024-11-12 上传 | 大小：2.31mb | 下载：0