[VHDL编程] crc_unit_16

说明：用verilog语言实现CRC16校验，已通过仿真验证。-Use verilog language implementation CRC16 calibration, was validated by simulation
<冷月生> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] mmm

说明： trhrthw rrh ryhsr hththaet haraefcergstt - trhrthw thw rrh ryhsr hththaet haraefcergstt
<Denisa Todos> 在 2024-11-13 上传 | 大小：83kb | 下载：0

[VHDL编程] multi

说明：tr stgae farf af afadfczdc ar a faf
<Denisa Todos> 在 2024-11-13 上传 | 大小：138kb | 下载：0

[VHDL编程] vga

说明： rewrsr r e et ysetysetstst sthss
<Denisa Todos> 在 2024-11-13 上传 | 大小：167kb | 下载：0

[VHDL编程] responder

说明：basys2实现抢答器，Verilog描述语言，实现4人抢答器，功能已验证-Basys2 u5B9 u73B0 u62A2 u7B54 u5668 uFF0CVerilog u63CF u8FF0 u8BED u8A09 uFF0C u5B9E u73B04 u4EBA u62A2 u7B54 u5668 uFF0C u529F u80FD u5DF2 u9A8C u8BC1
<刘> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA

说明：VGA接口，提供简单的行场扫描，和一个简单的色块例子-VGA interface, providing simple line scan, and a simple example of color blocks
<彭> 在 2024-11-13 上传 | 大小：488kb | 下载：0

[VHDL编程] Freq_gen

说明：VHDL语音写的标准分频模块，在vivado开发环境下运行-VHDL voice write standard frequency module, run in vivado development environment
<彭> 在 2024-11-13 上传 | 大小：1.19mb | 下载：0

[VHDL编程] rs232

说明：基于RS232的串口传输程序，开发环境为vivado-RS232-based serial transmission procedures, the development environment for vivado
<彭> 在 2024-11-13 上传 | 大小：483kb | 下载：0

[VHDL编程] Watch

说明：FPGA开发板的简易时钟源码，开发环境为vivado-FPGA development board of the simple clock source, the development environment for vivado
<彭> 在 2024-11-13 上传 | 大小：548kb | 下载：0

[VHDL编程] VGA-(1)

说明：基于FPGA的VGA接口代码，引脚已按装好，板子DE2-115-Based on FPGA of VGA interface code, the pin has been installed, board de2
<赵剑潇> 在 2024-11-13 上传 | 大小：2.98mb | 下载：0

[VHDL编程] key_debounce

说明：按键消抖操作，采用计数延时20ms的方式实现按键消抖，防止出现误按，VHDL和verilog-Button shaking operation, the use of counting delay 20ms way to achieve the key to shake, to prevent the error, VHDL and verilog
<d232> 在 2024-11-13 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGAshumaguan

说明：基于FPGA设计的，可以实现数码管显示的程序-Based on FPGA design, the program of digital tube display can be realized
<刘华> 在 2024-11-13 上传 | 大小：135kb | 下载：0