[VHDL编程] FPGAapllication

说明：FPGA应用举例，非常适合初学者，高手莫下-FPGA application, for example, very suitable for beginners, experts, under Mo
<mcuxxq> 在 2024-11-20 上传 | 大小：51kb | 下载：0

[VHDL编程] suoxianghuan

说明：常用的锁相环技术，此程序是我在设计高频电路中运用的，具体见程序，经调试无问题-Commonly used phase-locked loop technology, this program is in the design I used in high-frequency circuits, see the specific procedures, no problem by debugging
<马新文> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] gai

说明：波特率可供选择的vhdl源程序,已调试无错误-Baud rate options VHDL source code has no error debug
<wenwen> 在 2024-11-20 上传 | 大小：3kb | 下载：0

[VHDL编程] spi_VHDL

说明：关于SPI应用VHDL程序。供新手学习用。-Application of VHDL on the SPI procedures. For novices to learn.
<cgc> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] k21test

说明：只需要FPGA两个通用管脚，就可以实现FPGA与PC机进行以太网通信！！如果你有ALTERA_DE1的开发板，可以直接下再看效果，用其他板子就要重新分配一下管脚，推荐使用电流输出。-Only two general-purpose FPGA pins, you can realize FPGA and Ethernet PC machine! ! If you have ALTERA_DE1 development board, you
<245680> 在 2024-11-20 上传 | 大小：860kb | 下载：0

[VHDL编程] config_dac

说明：Verilog实现 spi接口的FPGA实现 通过仿真，修改后即可应用-Verilog realize spi interface FPGA to achieve through the simulation, the application can be modified
<强冰> 在 2024-11-20 上传 | 大小：268kb | 下载：0

[VHDL编程] RTL_Memory_AN

说明：
<lijainqiu> 在 2024-11-20 上传 | 大小：203kb | 下载：0

[VHDL编程] uart_tx

说明：这是个UART发送的VHDL程序，调试过，还可以-This is a UART to send the VHDL program, debug, and can also be
<xzq> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] compile_lib_of_Xilinx_ModelSim_with_compxlib

说明：附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库，创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化，免去繁杂的手动操作，是创建这个仿真库最简洁的方法之一-Annex compxlib introduce how to use Xilinx
<钟毓秀> 在 2024-11-20 上传 | 大小：102kb | 下载：0

[VHDL编程] eclock

说明：定时器的编程，vhdl语言，可以实现24时制定时器-Timer programming, vhdl language, can be achieved when the system timer 24
<ziwei> 在 2024-11-20 上传 | 大小：3kb | 下载：0

[VHDL编程] crc_7GPGA

说明：用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间-Using FPGA to achieve CRC algorithm, only one pulse will be able to realize, than the traditional algorithm greatly saving time shift
<冯勇> 在 2024-11-20 上传 | 大小：132kb | 下载：0

[VHDL编程] pll

说明：用FPGA实现数字锁相环，开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE
<冯勇> 在 2024-11-20 上传 | 大小：174kb | 下载：0