[VHDL编程] jc1101

说明：用状态机实现序列检测器的设计，了解有限状态机的设计与应用。-With a state machine sequence detector design, understand the design and application of finite state machines.
<YINJIE> 在 2025-01-18 上传 | 大小：195kb | 下载：0

[VHDL编程] mux2_1

说明：利用QuartusⅡ完成2选1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。-Use QuartusⅡ completed 2-to-1 multiplexer input text editing and simulation testing and other steps, given the simulation waveform.
<YINJIE> 在 2025-01-18 上传 | 大小：282kb | 下载：0

[VHDL编程] cic-dicemator

说明：该文件包含数字抽取滤波器cic的verilog代码，经测试可用，且简介，消耗硬件资源较少。-This file contains digital sampling filter cic verilog code, after testing is available, and the introduction, less consumption of hardware resources.
<张俊> 在 2025-01-18 上传 | 大小：1kb | 下载：0

[VHDL编程] timing_controller

说明：本程序为船舶导航雷达时序控制模块的整个系统，包含QPF工程。-The program for the entire ship navigation radar system timing control module contains the QPF project.
<鲁文芳> 在 2025-01-18 上传 | 大小：3.85mb | 下载：0

[VHDL编程] antenna_position

说明：本程序为船舶导航雷达天线方位部分的verilog程序，包含QPF工程。-This procedure for the marine navigation radar antenna part of the Verilog program, including QPF works.
<鲁文芳> 在 2025-01-18 上传 | 大小：8.81mb | 下载：0

[VHDL编程] pwm_8.7

说明：基于verilog产生多路PWM波形。频率、脉宽可调。带有延时-Based verilog generate multiple PWM waveform.
<汪杰> 在 2025-01-18 上传 | 大小：1.63mb | 下载：0

[VHDL编程] part1

说明：LAB 1 - Part 1 DE0 VHDL Tutorial
<Jonatas> 在 2025-01-18 上传 | 大小：1.23mb | 下载：0

[VHDL编程] uart

说明：通过CPLD，可以进行和电脑的串口通讯。-By CPLD, and computers can be serial communication.
<Bill > 在 2025-01-18 上传 | 大小：119kb | 下载：0

[VHDL编程] paralleladder

说明：This a verilog source code for parallel adder-This is a verilog source code for parallel adder
<yaqub> 在 2025-01-18 上传 | 大小：44kb | 下载：0

[VHDL编程] barrelshifter

说明：Here is barrel shifter source code with verilog language
<yaqub> 在 2025-01-18 上传 | 大小：169kb | 下载：0

[VHDL编程] Counter1s

说明：counter number one to nine after 1s-counter number one to nine after 1s
<hai> 在 2025-01-18 上传 | 大小：307kb | 下载：0

[VHDL编程] FSM

说明：lap trinh FSM may trang thai
<hai> 在 2025-01-18 上传 | 大小：229kb | 下载：0