[VHDL编程] ps2_vga

说明：ps2 vga for verilog Altera de2
<Primavera Arguelles> 在 2025-04-04 上传 | 大小：3kb | 下载：0

[VHDL编程] ps2_keyboard

说明：Ps2 keyboard for verilog Altera DE2
<Primavera Arguelles> 在 2025-04-04 上传 | 大小：7kb | 下载：0

[VHDL编程] ps2_vga_top

说明：PS2 WITH VGA FOR VERILOG ALTERA DE2
<Primavera Arguelles> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] vga-example

说明：Basic VGA implementation on the Altera DE1
<copheks> 在 2025-04-04 上传 | 大小：645kb | 下载：0

[VHDL编程] xhlb

说明：数字信号的滤波电路VHDL描述,用于对输入的信号进行数字滤波-Digital signal filter circuit described in VHDL
<zss> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] interrupt

说明：在atlys型号开发板上开发中断处理程序，用microblaze做处理器，两个GPIO作为外设，一个GPIO连接按键作为中断源，另外一个GPIO连接led外设，熟悉中断的处理流程。-Model development board developed in atlys interrupt handler do with microblaze processor, two GPIO as a peripheral, a GPIO conne
<wang> 在 2025-04-04 上传 | 大小：15.05mb | 下载：0

[VHDL编程] CPU

说明：运用vhdl硬件描述语言在quartus II开发环境下独立设计与实现了基于精简指令集的五级流水线CPU的设计与实现。该流水CPU包括：取指模块，译码模块，执行模块，访存模块，写回模块，寄存器组模块，控制相关检测模块，Forwarding模块。该CPU在TEC-CA实验平台上运行，并且通过Debugcontroller软件进行单步调试，实验表明，该流水线CPU消除了控制相关、数据相关和结构相关。-Using vhdl hardware
<wang> 在 2025-04-04 上传 | 大小：803kb | 下载：0

[VHDL编程] 4.2

说明：曼切斯特编码，解码Verilog源代码 nrz,1553协议通信采用的编解码方式-Manchester encoding, decoding, Verilog source code
<FUDAGUO> 在 2025-04-04 上传 | 大小：97kb | 下载：0

[VHDL编程] lcd_drv

说明：LCD driver for 2-lines LCD displays with controller
<Juanjo> 在 2025-04-04 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_fifo_cpu_if_sv_testbench_latest.tar

说明：Serial UART with byte wide register interface for control/status, data, and baud rate.
<Juanjo> 在 2025-04-04 上传 | 大小：8kb | 下载：0

[VHDL编程] uart16750_latest.tar

说明：Implements a synthesizable 16550/16750 UART core.
<Juanjo> 在 2025-04-04 上传 | 大小：134kb | 下载：0

[VHDL编程] SPI_Ctrl

说明：SPI通信接口,支持长度变化，支持外部控制-SPI controller
<flylucas> 在 2025-04-04 上传 | 大小：169kb | 下载：0