[VHDL编程] 51cpldDesignSource

说明：fpga+c51的设计源码，精品收藏,整个互联网都没有几个这样的源码推荐下载-fpga+ c51 design source, Collections.The Internet are not recommended several such source code download
<王蒙> 在 2025-01-19 上传 | 大小：51kb | 下载：0

[VHDL编程] EEPROM

说明：verilog编写的EEPROM读写操作程序 有流水灯显示-EEPROM write verilog written operating procedures have water lights display
<maowentao> 在 2025-01-19 上传 | 大小：298kb | 下载：0

[VHDL编程] aurora_bram

说明：Xilinx SP605评估板 Aurora IP(GTP 简单协议) 核功能验证 调试源代码 chipscope验证通过-Xilinx SP605 Evaluation Kit Aurora IP core functional verification debugging source code and chipscope verified
<> 在 2025-01-19 上传 | 大小：2.96mb | 下载：0

[VHDL编程] K7DDR3

说明：关于K7板子上ddr3的调试程序，用verilog语言写的-About debugger on K7 board ddr3, with the verilog language written
<taiping> 在 2025-01-19 上传 | 大小：13.94mb | 下载：0

[VHDL编程] 12345PS2

说明：ps2键盘接口VHDL程序，经过严格仿真，很有参考价值。-PS2 keyboard interface VHDL program, after a rigorous simulation, of great reference value.
<崔凯华> 在 2025-01-19 上传 | 大小：375kb | 下载：0

[VHDL编程] HDB3

说明：hdb3键盘接口VHDL程序，经过严格仿真，很有参考价值。-HDB3 VHDL keyboard interface program, after a rigorous simulation, of great reference value.
<崔凯华> 在 2025-01-19 上传 | 大小：254kb | 下载：0

[VHDL编程] proje2

说明：it is code for implement the FIFO in VHDL. FIFO is first in first out memory.
<Arash> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] proje

说明：its ALU using VHDL. its parameter have 16 bits and doing logical and arithmetic functions
<Arash> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] proje4

说明：It is 8 bit divisor. it is restoring algorithm implementation.
<Arash> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] proje3

说明：it is ALU using VHDL language. it has inputs with 3 bits.
<Arash> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] project5_UART

说明：It is UART protocol in VHDL. it has two files. one is transmitter and one is receiver.
<Arash> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] non--restoring

说明：it is dividing non restoring algorithm implementation using verilog language.
<Arash> 在 2025-01-19 上传 | 大小：1kb | 下载：0