[VHDL编程] rader_transfom

说明：implementation of fft Rader algorithm in vhdl
<horus> 在 2025-02-02 上传 | 大小：1.57mb | 下载：0

[VHDL编程] Xilinx-FPGA-

说明：Xilinx FPGA 开发实用教程(第二版)随书附带例程-example code of the Xilinx FPGA developing tutorial second version
<Aaron> 在 2025-02-02 上传 | 大小：19.85mb | 下载：0

[VHDL编程] VHDL

说明：组合逻辑电路设计：基本逻辑门、三态门、译码器。-Combination logic circuit design: basic logic gates, tri-state gate decoder.
<胡涛> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] protel99

说明：elecfans.com-protel 99 se常用元件封装， protel99se基础教程，Protel99SE快捷键大全，分立元件库图形样本，工程师应该掌握的20个模拟电路等基础知识。-Protel 99 se commonly used components encapsulation, based tutorial protel99se, protel99se shortcuts, discrete component lib
<lynn> 在 2025-02-02 上传 | 大小：10.37mb | 下载：0

[VHDL编程] snake

说明：贪吃蛇小游戏，利用FPGA，在显示屏上显示贪吃蛇游戏，由键盘来控制-Snake game
<awswxy> 在 2025-02-02 上传 | 大小：2.32mb | 下载：0

[VHDL编程] AHBArbiter

说明：AMBA ahb总线协议的arbiter模块源代码，verilog编写，适合新手学习使用。-this is a code of AMBA AHB arbiter protocol in verilog
<doody> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] ccd_tcp1209d-driver

说明：ccd驱动程序,刺程序是tcd1209的驱动程序，能够修改积分时间-ccd driver stabbed program is tcd1209 driver can modify the integration time
<马文乐> 在 2025-02-02 上传 | 大小：1.39mb | 下载：0

[VHDL编程] VoteSystem

说明：实现计分功能 可以通过不同的按键打不通的分数-Scoring functions I couldn t get through the scores by different keys
<hhh> 在 2025-02-02 上传 | 大小：1.77mb | 下载：0

[VHDL编程] Verilog-HDL-based-signal-generator

说明：应用Verilog进行编写四种波形发生的程序，并结合DE2板与DVCC实验板上的D/A转换器在示波器显示出波形。初步了解Verilog的编程及DE2板的应用，加强对其的实际应用操作能力。-Verilog waveform application process for the preparation of the four occurred, combined with D DE2 board and DVCC experimental
<秦雯> 在 2025-02-02 上传 | 大小：346kb | 下载：0

[VHDL编程] miaobiao-design_Verilog_HDL

说明：秒表有两个功能按钮：一个是计数和停止计数按钮，当第一次按下此按钮时，秒表开始计数，再一次按下时，秒表停止计数，并显示所计的数字；另一个是清零按钮，当按下此按钮时，秒表清零。在数码管上采用动态扫描显示输出。-Stopwatch has two function buttons: one button count and stop counting when the first time you press this button, the
<秦雯> 在 2025-02-02 上传 | 大小：27kb | 下载：0

[VHDL编程] XO2_RAM

说明：Lattice XO2系列内部RAM使用源码-Lattice XO2 RAM
<周晓军> 在 2025-02-02 上传 | 大小：513kb | 下载：0

[VHDL编程] RS9600

说明：这是用FPGA实现的RS232通信接口程序，波特率为9600，由于RS232的波特率是有容差的，因此该对时序做了专门的优化，以确保接收到正确的数据，（因为用FPGA做接口和协议是大材小用了，而且比较麻烦）-This is achieved using FPGA RS232 communication interface program, 9600, due to the RS232 baud rate is tolerance, so
<东方泓> 在 2025-02-02 上传 | 大小：6.35mb | 下载：0