[VHDL编程] spi

说明：该程序是一个可完成订制化的SPI双向总线接口，时钟相位、极性，以及分频比全部可通过寄存器进行配置，已经在ISE下通过综合，占用资源少，强烈推荐 -The program is a complete custom of SPI bidirectional bus interface, clock phase, polarity, and the divider ratio can all be configured through t
<> 在 2025-02-03 上传 | 大小：13kb | 下载：0

[VHDL编程] fpga-jpeg

说明：包含DCT变换，RGB2YCBCR,JPEG等多个verilog代码及工程-Contains DCT transform, RGB2YCBCR, JPEG and many other verilog code and project
<> 在 2025-02-03 上传 | 大小：120kb | 下载：0

[VHDL编程] RT_Ethernet

说明：实时以太网MAC层协议控制器。注：100M全双工-Real-time Ethernet MAC layer protocol controller. Note: 100M full duplex
<罗文超> 在 2025-02-03 上传 | 大小：3.1mb | 下载：0

[VHDL编程] serial

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bi
<> 在 2025-02-03 上传 | 大小：346kb | 下载：0

[VHDL编程] PIC16F5X-RISC

说明：PIC16F5X-大型RISC处理器-代码实现集合,其中包含工程，说明文档-PIC16F5X-Large RISC processor- code set, which includes engineering, documentation
<HP_ccyz2012> 在 2025-02-03 上传 | 大小：1.48mb | 下载：0

[VHDL编程] Verilog-HDL--MODEL

说明：Verilog HDL程序设计教程verolog代码设计，包含各种基本代码-Verilog HDL programming tutorial verolog code design, includes a variety of basic code
<HP_ccyz2012> 在 2025-02-03 上传 | 大小：112kb | 下载：0

[VHDL编程] 8051-Verilog

说明：8051的Verilog源代码，包含说明文件，RTL文件，工程等-8051 Verilog source code, including documentation, RTL files, engineering, etc.
<HP_ccyz2012> 在 2025-02-03 上传 | 大小：294kb | 下载：0

[VHDL编程] digital-timer

说明：数字时钟的verilog代码，以仿真编译通过，可直接用-Digital clock verilog code which is compiled and simulated and can be directly used
<谢文斌> 在 2025-02-03 上传 | 大小：164kb | 下载：0

[VHDL编程] SDRAM

说明：芯片测试资料，主要包括lcd，时钟，计数器分频器的设计-Chip test data, including lcd, clock, counter divider design
<sufangqi> 在 2025-02-03 上传 | 大小：19.62mb | 下载：0

[VHDL编程] aaa

说明：这是一个基于fpga的，用VHDL语言编写的，关于50M的分频器。-This is an fpga-based, using VHDL language, about 50M divider.
<何可人> 在 2025-02-03 上传 | 大小：79kb | 下载：0

[VHDL编程] qiangdaqi_stable_version

说明：多功能抢答器，包括时钟分频模块，数码管显示模块，ps2键盘模块，流水灯模块等-Multifunction Responder, including clock divider module, the digital display module, ps2 keyboard module, water lights module
<谢渊> 在 2025-02-03 上传 | 大小：2.86mb | 下载：0

[VHDL编程] BCD_divid_new

说明：VHDL语言编写的8位BCD除法器，可以实现浮点数计算，只支持正数运算，并用isim进行仿真-VHDL language 8 BCD division, can achieve floating-point calculations, which only supports a positive number arithmetic, and use isim simulation
<liudongzhu> 在 2025-02-03 上传 | 大小：513kb | 下载：0