资源列表

« 1 2 ... .53 .54 .55 .56 .57 3258.59 .60 .61 .62 .63 ... 4310 »

[VHDL编程13_vga256

说明:连接开发板的VGA接口和电脑液晶屏, 即可显示640*480分辨率下的256种色彩-Development board connected to the computer' s VGA port and LCD screen, you can display 640* 480 resolution, 256 colors
<meiqiujun> 在 2025-05-01 上传 | 大小:718kb | 下载:0

[VHDL编程UART

说明:FPGA实现串口的收发,可以改波特率。Verilog HDL语言-FPGA Verilog HDL
<kuangbin> 在 2025-05-01 上传 | 大小:858kb | 下载:0

[VHDL编程Xilinx-ISE9.x-FPGA_CPLD(source).RAR

说明:Xilinx ISE9.x FPGA_CPLD一书的例程代码-Xilinx ISE9.x FPGA_CPLD a book routines code
<杨树> 在 2025-05-01 上传 | 大小:8.19mb | 下载:0

[VHDL编程FPGA_of_CMI

说明:基于FPGA的CMI编码和解码程序,采用VHDL语言设计,通过了仿真验证。-FPGA-based CMI coding and decoding procedures, using VHDL language design, through simulation.
<王东> 在 2025-05-01 上传 | 大小:4kb | 下载:0

[VHDL编程pingball

说明:带声音的弹球小游戏,课余设计,使用VHDL-Pinball game with sound
<wenjia> 在 2025-05-01 上传 | 大小:1.08mb | 下载:0

[VHDL编程shuzhizhong

说明:实现时钟显示,各个模块代码都有,对提高VHDL有帮助-Achieve clock display, each module has a code, help to improve the VHDL
<蒋礼根> 在 2025-05-01 上传 | 大小:174kb | 下载:0

[VHDL编程VLSI-Project-Median-filer

说明:FPGA和ASIC实现的图像中值滤波模块,各模块的仿真结果以及MATLAB,Modelsim联合仿真。这是中科大超大规模集成电路设计优化的final project。附有最终版的report和presention。-FPGA and ASIC implementation of image filtering modules, each module of the simulation results and MATLAB, Model
<刘星宇> 在 2025-05-01 上传 | 大小:14.11mb | 下载:0

[VHDL编程ARM-Verilog-HDL-IP-CORE

说明:ARM Verilog HDL IP CORE, ARM IP核,采用verilog编写-ARM Verilog HDL IP CORE, ARM IP core, using verilog write
<xuyanwu> 在 2025-05-01 上传 | 大小:47kb | 下载:1

[VHDL编程a_vhdl_can_controller_latest.tar

说明:CAN 总线的IP核,采用VHDL语言编写。适用各类FPGA-CAN bus IP core, using VHDL language. Apply to the various FPGA
<xuyanwu> 在 2025-05-01 上传 | 大小:40kb | 下载:0

[VHDL编程VHDL-DDS

说明:基于FPGA的DDS信号源设计,32位相位累加器,产生可调频率-FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency
<春雷> 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程LED_test

说明:LED test about the testing of led on fpga
<enlic> 在 2025-05-01 上传 | 大小:399kb | 下载:0

[VHDL编程i2c_reg

说明:用verilog实现的一个从机的I2C通信模块,测试通过可用,已经在项目用的了!-Using verilog achieve a slave I2C communication module, the test is available, has been used in the project!
<linhanxiong> 在 2025-05-01 上传 | 大小:3kb | 下载:0
« 1 2 ... .53 .54 .55 .56 .57 3258.59 .60 .61 .62 .63 ... 4310 »

源码中国 www.ymcn.org